

# CONTRIBUTION DU CNRS/IN2P3 À L'UPGRADE D'ATLAS POUR LE HL-LHC.

PROPOSITION SOUMISE AU CONSEIL SCIENTIFIQUE DE L'IN2P3  
DU 22 JUIN 2017

15 mai 2017

Liste des auteurs <sup>1</sup>

## **CPPM, Marseille**

Georges Aad, Marlon Barbero, Siddarth Bhat, Patrick Breugnon, Alessandro Calandri, Zongde Chen, Jean-Claude Clemens, Yann Coadou, Cristinel Diaconu, Bernard Dinkespiler, Farès Djama, Arnaud Duperrin, Pierre-Yves Duval, Lorenzo Feligioni, Denis Fougeron, Stéphanie Godiot, Nour Guettouche, Amr Habib, Greg Hallewell, Dirk Hoffmann, Fabrice Hubaut, Edith Knoops, Philippe Lagier, Danièle Laugier, Emmanuel Le Guirriec, Jian Liu, Jean-Philippe Logier, Christophe Meessen, Mohsine Menouni, Emmanuel Monnier, Steve Muanza, Elemer Nagy, Patrick Ollive, Patrick Pangaud, Pascal Pralavorio, Françoise Rivière, Alexandre Rozanov, Franck Salomon, Mossadek Talby, Sylvain Tisserant, François Touchard, Laurent Vacavant, Eric Vigeolas, Robert Wolff

## **LAL, Orsay**

Claire Adam-Bourdarios, Corentin Allaire, Aurélien Blot, Julien Bonis, Dominique Breton, Maurice Cohen-Solal, Jean-Baptiste de Vivie, Laurent Duflot, Marc Escalier, Aboud Falou, Louis Fayard, Daniel Fournier, Hadrien Grasland, Jean-Francois Grivaz, Dmitro Horhov, Julius Hrivnac, Lydia Iconomidou-Fayard, Michel Jaffré, Jimmy Jeglot, Marumi Kado, Abdenour Lounis, Nikola Makovec, Nicolas Morange, Pierre Petroff, Luc Poggioli, Patrick Puzo, Tasneem Rashid, David Rousseau, Gregory Rybkin, R.D. Schaffer, Laurent Serin, Stefan Simion, Christophe Sylvia, Reisaburo Tanaka, François Touze, Stéphane Trochet, Dimitris Varouchas, Dirk Zerwas, Zhiqing Zhang

## **LAPP, Annecy**

Nicolas Allemandou, Pierre Barroca, Fatih Bellachia, Nicolas Berger, Thierry Bouedo, Sébastien Cap, Eric Chabanne, Nicolas Chevillot, Francesco Costanza, Pierre-Yves David, Pierre Delebecque, Marco Delmastro, Lucia Di Ciaccio, Jean-Marc Dubois, Nicolas Dumont-Dayot, Peter Falke, Renaud Gaglione, Laurent Gantel, Nicolas Geffroy, Corinne Goy, Thibault Guillemin, Tetiana Hryn'ova, Stéphane Jezequel, Iro Koletsou, Rémi Lafaye, Nicolas Letendre, Jessica Lévêque, Narei Lorenzo Martinez, Nicolas Massol, Jean-Marc Nappa, Julie Prast, Olivier Prevost, Thibaut Rambure, André Rummler, Emmanuel Sauvan, Ben Smart, Sarka Todorova, Alexis Vallier, Sébastien Vilalte, Isabelle Wingerter-Seez

---

1. Personnels permanents, et personnels non permanents participant directement aux activités d'*upgrade*.

**LPC, Clermont-Ferrand**

Stelios Angelidakis, William Barbe, Roméo Bonnefoy, Djamel Boumediene, David Calvet, Samuel Calvet, François Daudon, Julien Donini, Romain Madar, Samuel Manen, Emery Nibigira, Dominique Pallin, Laurent Royer, Claudio Santoni, Sergey Senkin, Alexandre Soulier, Richard Vandaële, François Vazeille

**LPNHE, Paris**

Tristan Beau, Gregorio Bernardi, Marco Bomben, Giovanni Calderini, Francesco Crescioli, Louis D'Eramo, Sandro De Cecco, Frédéric Derue, Audrey Ducourthial, Maroua Garci, Witek Krasny, Didier Lacour, Bertrand Laforge, Sandrine Laplace, Didier Laporte, Olivier Le Dortz, Ilaria Luise, Bogdan Malaescu, Giovanni Marchiori, Victor Mendoza, Irena Nikolic-Audit, Jose Ocariz, Melissa Ridel, Lydia Roos, Sophie Trincaz-Duvoid, Ren-Jie Wang

**LPSC, Grenoble**

Patrick Boge, Dominique Bondoux, Jean-Luc Bouly, Johann Collot, Sabine Crépe-Renaudin, Pierre-Antoine Delsart, Ludovic Eraud, Jérôme Fulachier, Marie-Hélène Genest, Denis Grondin, Fabian Lambert, Fabienne Ledroit-Guillon, Cyril Le Tulle, Annick Lleres, Arnaud Lucotte, Fairouz Malek, Jean-François Muraz, Jérôme Odier, Elisabeth Petit, Nicolas Ponchant, Fatah Rarbi, Nathan Readloff, Adeline Richard, Jean-Pierre Scordilis, Jan Stark, Benjamin Trocmé, Lucie Vivargent

**Omega, Palaiseau**

Christophe De La Taille, Pierrick Dinaucourt Frédéric Dulucq, Gisèle Martin-Chassard, Nathalie Seguin-Moreau

# Table des matières

<b>Introduction : enjeux scientifiques</b>	<b>1</b>
<b>1 Le trajectographe ITk</b>	<b>3</b>
1.1 Genèse et calendrier du projet, état de l'art . . . . .	3
1.2 Géométrie et performances . . . . .	5
1.3 Modules de détecteur à pixels . . . . .	7
1.3.1 Capteurs (CPPM, LAL, LPNHE) . . . . .	7
1.3.2 Électronique (CPPM, LAL, LPNHE) . . . . .	9
1.3.3 Construction des modules planaires (LAL, LPNHE) . . . . .	11
1.4 Supports locaux, refroidissement et mécanique globale (CPPM, LAPP, LPSC) . . . . .	14
1.5 Transmission des données frontales (LAPP) . . . . .	16
1.6 Chargement des modules sur les supports locaux et tests (CPPM, LAPP, LPSC) . . . . .	17
1.7 Intégration et installation . . . . .	19
1.8 Démonstrateur . . . . .	20
1.9 Résumé des implications . . . . .	21
<b>2 Systèmes de déclenchement sur les traces FTK (LPNHE)</b>	<b>22</b>
<b>3 Mise à niveau de l'électronique du calorimètre à argon liquide</b>	<b>23</b>
3.1 Introduction . . . . .	23
3.2 Électronique frontale (LAL, LAPP, Omega) . . . . .	24
3.3 Électronique de traitement du signal (CPPM, LAPP) . . . . .	27
3.4 Résumé des implications . . . . .	29
<b>4 Mise à niveau du calorimètre à tuiles scintillantes (LPC)</b>	<b>29</b>
4.1 Genèse et calendrier du projet, état de l'art . . . . .	29
4.2 Électronique frontale FATALIC . . . . .	31
4.3 Résumé des implications . . . . .	32
<b>5 Détecteur de temps à haute granularité HGTD</b>	<b>33</b>
5.1 Contexte et vue d'ensemble du projet . . . . .	33
5.2 Capteurs (LPNHE) . . . . .	36
5.3 Électronique (LAL, Omega) . . . . .	37
5.4 Assemblage et tests des modules (LAL, LPNHE) . . . . .	37
5.5 Résumé des implications . . . . .	38
<b>Conclusion</b>	<b>39</b>
<b>Références</b>	<b>41</b>
<b>A Noms des personnels engagés</b>	<b>i</b>
A.1 CPPM . . . . .	i
A.2 LAL . . . . .	i
A.3 LAPP . . . . .	ii
A.4 LPC . . . . .	ii
A.5 LPNHE . . . . .	ii
A.6 LPSC . . . . .	iii
A.7 Omega . . . . .	iii



## Introduction : enjeux scientifiques

Depuis l'origine du projet en 1990, l'IN2P3 est un partenaire important de l'expérience ATLAS et a eu un rôle majeur que ce soit dans la construction du détecteur ou l'exploitation de ses données, notamment la découverte du boson de Higgs en 2012. Sept laboratoires sont impliqués : CPPM, LAL, LAPP, LPNHE, LPC, LPSC et Omega (depuis sa création). Les contributions majeures ont été centrées pendant la construction d'ATLAS sur les calorimètres (calorimètre électromagnétique à argon liquide en accordéon à l'initiative de l'IN2P3, et calorimètre hadronique à tuiles scintillantes) et sur le détecteur de vertex à pixels. Les équipes de ces laboratoires ont aussi contribué aux développements logiciels *online* et *offline*, ainsi qu'au calcul pour lequel le CC-IN2P3 a un rôle crucial. Après une première prise de données en 2010-2012, différentes améliorations de l'expérience ont été programmées pour répondre aux contraintes dues à l'augmentation de la luminosité fournie par le LHC. La figure 1 présente le planning attendu des différentes phases du LHC approuvées par le conseil du CERN.




FIGURE 1 – Planning des différentes phases du projet LHC.

Pendant l'arrêt précédant la prise de données qui a démarré en 2015 (run 2), une nouvelle couche de détecteur à pixels (IBL), à laquelle cinq laboratoires IN2P3 ont contribué, a été insérée permettant une meilleure identification des quarks  $b$  et assurant une excellente qualité de reconstruction des traces même vers la fin de la troisième période de prise de données (run 3), quand la performance des couches internes installées à l'origine commencera à diminuer en raison des dommages d'irradiation. Fin 2018, le run 2 se terminera avec une luminosité intégrée d'au moins  $120 \text{ fb}^{-1}$  afin de permettre une première phase d'amélioration des détecteurs ("*upgrade phase 1*") dont la motivation principale consiste à modifier le système de déclenchement pour conserver des seuils bas en énergie transverse malgré l'accroissement à  $2 \times 10^{34} \text{ cm}^{-2} \text{ s}^{-1}$  de la luminosité instantanée dès 2021. Les groupes ATLAS du CPPM, LAL et LAPP sont actuellement impliqués dans les améliorations du déclenchement du calorimètre de premier niveau [1] tandis que le LPNHE est impliqué dans l'amélioration du déclenchement rapide du trajectographe (FTK) [2].

A partir de 2026, le but de l'accélérateur, appelé désormais "High Luminosity LHC" (HL-LHC) est d'atteindre une luminosité instantanée au pic de  $5$  à  $7.5 \times 10^{34} \text{ cm}^{-2} \text{ s}^{-1}$  (suivant que le collisionneur nivelle la luminosité ou pas), et de fournir une luminosité intégrée de  $3000 \text{ fb}^{-1}$ , c'est-à-dire un ordre de grandeur supérieur à ce qui aura été accumulé à cette date. Les objectifs de physique majeurs de cette phase, si aucune nouvelle particule autre que le Higgs n'est découverte jusqu'alors, seront les suivants :

- Mesures précises des caractéristiques du boson de Higgs  $h$  (masse, spin, couplages) avec la première observation de la désintégration du Higgs en la seconde famille de leptons ( $\mu^+ \mu^-$ ). Une observation

à  $3\sigma$  de l'auto-couplage du Higgs sera aussi possible en combinant différents canaux et les résultats d'ATLAS et CMS.

- Étude de la diffusion de bosons vecteurs afin de déterminer si, avec le boson de Higgs de masse 125 GeV, d'autres mécanismes pourraient contribuer à maintenir l'unitarité de ce processus.
- Recherche de nouvelle physique par des signatures exclusives, non limitées par l'énergie disponible dans le centre de masse.

Dans ce but, la collaboration ATLAS a documenté ses projets de mise à niveau pour le HL-LHC (*"upgrade phase 2"*) pour la première fois dans une lettre d'intention en 2012 [3] et publié un second document en 2015 (*"Scoping Document"*) [4] dans lequel le projet décrit dans la lettre d'intention avait évolué, d'une part suite au retour d'expérience du run 1, et d'autre part suite au résultat d'une étude d'extension de la couverture en pseudo-rapacité ( $\eta$ ) du trajectographe. Au contraire de la phase 1, cette seconde phase d'amélioration nécessite des changements majeurs des détecteurs, l'expérience à l'origine ayant été conçue pour une luminosité instantanée (intégrée) de  $1 \times 10^{34} \text{ cm}^{-2}\text{s}^{-1}$  ( $1000 \text{ fb}^{-1}$ ). La figure 2 présente le détecteur




FIGURE 2 – Vue du détecteur ATLAS et des modifications envisagées pour la phase 2.

actuel et les principales modifications envisagées :

- Compte-tenu de taux de radiation attendu, et de la très grande multiplicité de traces dues aux 140 à 200 événements d'empilement à chaque croisement de faisceau, le trajectographe doit être entièrement remplacé. Le nouveau concept (ITk) sera composé exclusivement de plans de silicium avec cinq couches de pixels entourées de quatre couches de *"strips"*. Pour maximiser le potentiel de physique, et en particulier la physique à l'avant (événements de fusion de bosons vecteurs), le détecteur couvrira la région de rapidité  $0 < |\eta| < 4$ ; actuellement, la couverture s'arrête à 2.5.
- Les technologies des calorimètres avaient dès l'origine de l'expérience été sélectionnées pour leur excellente résistance aux radiations, en revanche l'électronique de lecture nécessite d'être remplacée car elle ne satisfera plus les conditions de déclenchement et, dans certains cas, de tenue aux radiations. Par ailleurs, utilisant des technologies devenues obsolètes (en particulier pour les circuits intégrés), la maintenance des cartes semble peu réaliste.
- De nouvelles chambres internes seront installées pour le déclenchement des muons, et l'électronique de déclenchement de tous les détecteurs sera renouvelée de façon à accepter des taux jusqu'à 10 kHz pour l'écriture des données.
- Finalement, un détecteur à l'avant avec une très bonne résolution en temps (HGTD) est proposé pour réduire les effets d'empilement notamment pour les jets, complémentaire d'une mesure précise du paramètre d'impact en  $z$  avec l'ITk.

Une estimation du coût de cette phase, documentée dans la référence [4] est résumée dans la table 1

avec un coût total de 271 MCHF. L'ensemble de ces coûts est en cours de réévaluation pour les rapports techniques (TDR) qu'ATLAS doit finaliser pour chaque sous détecteur au plus tard au printemps 2018. La répartition entre sous détecteurs peut donc légèrement changer, tout en maintenant le coût global constant, et de façon similaire pour la contribution IN2P3.

	Coût en MCHF
Déclenchement et acquisition (FTK inclus)	43.31
Trajectographe (ITk)	120.36
Calorimètre à argon liquide (HGTD inclus)	45.98
Calorimètre à tuiles scintillantes	8.58
Système de détection des muons	34.08
Détecteur à l'avant	1.30
Intégration et installation	17.42
Total	271.04

TABLE 1 – Estimation du coût total de la phase 2 pour ATLAS.

Les équipes de l'IN2P3 ont présenté leurs propositions d'activité pour cette mise à niveau au Conseil Scientifique de l'IN2P3 en juin 2012 [5] avec notamment les besoins en R&D, auxquels des contributions significatives ont été réalisées pour démontrer la maturité des technologies envisagées et/ou finaliser le design. Ce document présente la mise à jour des contributions envisagées pour l'IN2P3 sur le détecteur à pixels, les calorimètres à argon liquide et à tuiles, le détecteur HGTD et le déclenchement rapide du trajectographe (FTK).

## 1 Le trajectographe ITk

### 1.1 Genèse et calendrier du projet, état de l'art

ITk est le nom du trajectographe qui doit remplacer l'actuel détecteur interne d'ATLAS pour les prises de données du HL-LHC. Il fait partie du projet de mise à niveau pour la phase 2 d'ATLAS depuis l'origine, et en est l'élément de plus grande ampleur. Les différences principales de ce détecteur par rapport à l'existant sont de deux ordres : les capteurs seront tous en silicium (une partie de l'actuel détecteur interne est un détecteur à transition de radiation), et la couverture angulaire sera étendue de 2.5 à 4 en pseudo-rapacité. Les capteurs seront arrangés dans le tonneau en cinq couches de pixels et quatre couches de *strips*, et en anneaux ou en pétales dans les bouchons avant et arrière (voir figure 3). L'intérêt des laboratoires de l'IN2P3 dans ce projet concerne principalement le détecteur à pixels, ainsi que quelques éléments communs aux pixels et aux *strips*.

La contrainte générale à respecter dans la conception de ce nouveau trajectographe est de fournir des performances de reconstruction des traces aussi bonnes ou meilleures que celles du trajectographe actuel d'ATLAS, et ce malgré un taux d'empilement moyen pouvant monter jusqu'à 200 événements. En particulier, chaque couche doit être capable de détecter toutes les traces à partir de 1 GeV d'impulsion transverse provenant d'un point au centre du détecteur,  $\pm 2$  mm radialement et  $\pm 150$  mm le long de la direction du faisceau. L'efficacité de reconstruction des traces de muons doit être supérieure à 99% à partir de 3 GeV d'impulsion transverse pour toutes les pseudo-rapidités. La résolution en impulsion transverse ( $1/p_T$ ) des traces de  $p_T > 1$  TeV doit être meilleure que  $0.3 \text{ TeV}^{-1}$  pour  $|\eta| < 2$ , et la résolution sur les paramètres d'impact transverse et longitudinal meilleure que  $8 \mu\text{m}$  et  $50 \mu\text{m}$  respectivement. La taille des pixels sera de  $50 \mu\text{m} \times 50 \mu\text{m}$  ou  $100 \mu\text{m} \times 25 \mu\text{m}$ .

La prochaine étape dans la définition du projet ITk au niveau de la collaboration est la production d'un TDR. Celui de la partie *strips* vient d'être rendu public [6], celui de la partie pixels (ITk/pixels) est prévu




FIGURE 3 – Vue en 3 dimensions d’une géométrie typique de l’ITk, avec les pixels à petit rayon et les *strips* à plus grand rayon [6].

pour fin 2017. La construction de l’ITk/pixels devra commencer peu après, avec les pré-séries dès 2018, puis la fabrication des capteurs et des puces de lecture, l’assemblage des modules<sup>2</sup> puis leur chargement sur la structure mécanique (opération appelée “*loading*”), avant l’assemblage de tous les éléments de la structure, appelé “*intégration*”. Ce planning est résumé sur la figure 4.




FIGURE 4 – Planification de la construction de la partie pixels de l’ITk [4].

Les laboratoires de l’IN2P3 (CPPM, LAL, LAPP, LPNHE et LPSC) sont engagés depuis le début dans ce projet, qui a été présenté au Conseil Scientifique d’Institut cité plus haut [5].

L’IN2P3 est impliqué de longue date dans la conception de détecteurs à pixels, et a contribué via le CPPM de façon majeure à de nombreux aspects du détecteur à pixels original d’ATLAS, un système à trois couches pour la partie centrale qui est toujours en opération (ATLAS/pixels). Quatre autres laboratoires de l’IN2P3 (LAL, LAPP, LPNHE et LPSC) ont rejoint l’activité pixels pour le projet ATLAS/IBL, une quatrième couche de pixels insérée au plus près du point d’interaction.

Le CPPM a conçu pour le détecteur ATLAS/pixels l’étage analogique de la puce frontale FE-I3, ainsi que la mécanique des “échelles” supportant les modules de détection. Il a aussi proposé la technologie et construit le prototype du système de refroidissement diphasique qui équipe tout le détecteur au silicium. Lors de la construction, le CPPM a développé les techniques d’assemblage des modules sur les échelles et a réalisé l’assemblage de 42% d’entre-elles (600 modules), puis a participé à l’intégration finale au CERN. Le CPPM a également contribué à toute la chaîne logicielle de simulation et de digitisation.

2. Voir la section 1.3 pour la description d’un module.

Pour la quatrième couche, le CPPM a contribué à la conception de la puce FE-I4 et à la mécanique : conception et réalisation des échelles en carbone et des tubes en titane. Le LAL et le LPNHE ont contribué principalement au développement des capteurs de pixels. Ils ont développé une expertise en simulation qui a permis de prouver que l’architecture des capteurs pouvait être améliorée, avec un gain significatif d’efficacité près du bord du capteur. Le LAPP et le LPSC ont eu la responsabilité du développement et de l’installation des services électriques. Le LAPP a aussi conçu des solutions spécifiques pour le système de refroidissement CO<sub>2</sub>, en particulier des raccords et des isolateurs électriques. Les cinq laboratoires de l’IN2P3 ont participé à l’intégration de l’IBL au sein du détecteur à pixels préexistant. Son insertion a été faite en 2014 au moyen d’un outil automatisé, conçu et fabriqué au LPSC. Le LAPP a eu la responsabilité de l’introduction de la géométrie de l’IBL dans la simulation. Également, le CPPM a contribué significativement à la compréhension et à la résolution de problèmes survenus après l’installation (rigidité mécanique, hausse provisoire du courant de fuite vers 3 MRad).

Au sein du projet ITk, l’IN2P3 a mené des R&D dans de nombreux domaines : optimisation de la géométrie du détecteur à pixels (mécanique, refroidissement, services électriques), développements de capteurs et de micro-électronique pour la lecture des signaux. Il reste quelques mois pour les finaliser et les documenter dans le TDR.

L’IN2P3 constitue l’un des contributeurs majeurs au projet ITk au sein d’ATLAS, avec l’Allemagne, les États-Unis, l’Italie, le Japon, le Royaume-Uni, la Suisse, et le CERN, et sont en position favorable pour prendre des responsabilités dans la construction. Leurs ambitions concernent : le suivi de production des capteurs et des puces de lecture, et la fabrication des modules. Elles concernent également la fabrication et les tests d’une partie des structures mécaniques et des câbles de transmission des données frontales, puis le chargement des services et des modules sur la structure mécanique. Ces projets sont détaillées dans les sections 1.3 à 1.7, et résumées dans la section 1.9. La section 1.8 décrit la participation des laboratoires de l’IN2P3 à un démonstrateur en construction en 2017.

## 1.2 Géométrie et performances

Le détecteur à pixels est constitué d’une partie centrale de couches cylindriques concentriques appelée tonneau, et de deux bouchons comprenant un ensemble d’anneaux perpendiculaires à l’axe des faisceaux. Du fait des conditions de radiation importantes attendues au HL-LHC, la durée de vie des modules des deux couches les plus internes impose leur remplacement anticipé en milieu de vie de l’ITk, indépendamment des couches externes. Le détecteur ITk sera par conséquent construit en deux morceaux indépendants, le tonneau plus bouchons “internes” et le tonneau plus bouchons “externes”, séparés par l’ “Inner Support Tube”.

Durant les trois dernières années, de nombreuses études [7] ont montré l’intérêt d’étendre la couverture angulaire du détecteur à pixels jusqu’à  $|\eta| = 4$  pour améliorer l’identification du vertex primaire, réduire l’impact des jets provenant des événements d’empilement, augmenter l’acceptance de reconstruction des leptons et étendre l’identification des jets de  $b$ .

Jusqu’à très récemment, deux concepts de détecteurs avec couverture angulaire étendue étaient en compétition : le design “incliné”<sup>3</sup> et le design “étendu”. Le premier concept propose l’utilisation de capteurs inclinés, dont la position optimale par rapport à l’incidence des particules (figure 5) permet de fournir plusieurs points de mesure indépendants par couche de pixels. Il permet aussi de diminuer la quantité de matière (voir figure 6) par rapport au second concept, qui repose sur des couches de pixels cylindriques classiques dans le tonneau. À grand  $|\eta|$ , cette géométrie classique produit des amas de “hits” plus longs que dans le cas des capteurs inclinés, que ses partisans proposent d’utiliser pour distinguer les traces provenant du vertex primaire des événements d’empilement.

À l’issue d’un long processus d’évaluation des performances de chacune des deux options par un groupe de travail dédié, la construction d’un détecteur à pixels avec des capteurs inclinés sur les deux couches

---

3. Initialement proposé par T. Todorov (LAPP).




FIGURE 5 – Comparaison des designs de détecteur à pixels “incliné” (gauche) et “étendu” (droite).

internes a été recommandée, pour ses performances significativement meilleures que la version étendue. Pour les couches externes, le bénéfice de l’inclinaison des modules sur les performances de physique est marginal, les effets de matières dominant surtout pour les deux premiers points de mesure à proximité de l’axe du faisceau. En revanche, le gain en termes de surface de silicium et de nombre de modules justifie la construction de couches de pixels externes comportant des capteurs inclinés.




FIGURE 6 – Comparaison de la quantité de matière vue par les particules pour les designs de détecteur à pixels “incliné” (gauche) et “étendu” (droite).

Le LAPP a joué un rôle déterminant dans le processus d’évaluation des performances des deux concepts, en développant une interface permettant d’intégrer facilement les géométries considérées dans la simulation Geant 4, et en adaptant la géométrie utilisée dans la reconstruction des traces pour qu’elle soit compatible avec les capteurs inclinés. Deux chercheurs du LAPP et du CPPM sont actuellement en charge de la coordination du groupe de simulation de l’ITk, et les groupes du LAPP et du LPSC participent activement à la description précise du détecteur dans Geant 4. Par ailleurs, de nombreuses études de performance sont réalisées par les différents groupes français : contributions aux performances de reconstruction des traces en lien avec l’étiquetage des  $b$  (CPPM), performances de l’étiquetage des  $b$  (CPPM, LPNHE), développement de simulations et digitisations spécifiques pour les capteurs de type HV-CMOS (CPPM), simulations liées aux radiations, en particulier production de géométries pour des études de fluence (CPPM) et de vieillissement des capteurs (LPNHE).

### 1.3 Modules de détecteur à pixels

L'élément de base du détecteur à pixels est le module détecteur qui contient un capteur, une ou plusieurs puces électroniques, interconnectés par de fines billes d'alliage conducteur, et des circuits ou câbles de liaison électrique flexibles pour la lecture des signaux d'une part, et l'acheminement des tensions et horloge d'autre part. La taille des capteurs varie de simple ( $\sim 2 \times 2 \text{ cm}^2$  et une puce connectée) à "quad" ( $\sim 4 \times 4 \text{ cm}^2$  et quatre puces connectées). Ces éléments de base seront ensuite montés sur des supports mécaniques afin de former des "échelles" (voir section 1.6). Le nombre de modules à assembler dépend des décisions qui seront prises pour la géométrie, qui définira l'architecture du détecteur par le type, l'orientation et la position des modules dans l'espace (voir section 1.2). Il faudra entre 1600 et 1900 modules pour le tonneau interne (couches 0 et 1), et environ 5200 modules pour le tonneau externe (couches 2, 3 et 4), c'est-à-dire entre 6000 et 7000 modules à assembler pour le tonneau. Cela équivaut à 2952 puces pour les couches internes et 14216 pour les couches externes.

Cette section décrit les participations à la réalisation et caractérisation des capteurs et de l'électronique (CPPM, LAL, LPNHE) ainsi que le test des modules élémentaires (LAL, LPNHE).

#### 1.3.1 Capteurs (CPPM, LAL, LPNHE)

Les capteurs actuels du détecteur interne d'ATLAS ne peuvent pas survivre à l'augmentation de luminosité prévue au HL-LHC<sup>4</sup>, ni satisfaire les performances exigées (taille des pixels trop grande). Le piégeage de charge, l'accroissement de la tension de déplétion et du courant de fuite sont les conséquences principales entraînant une perte d'amplitude du signal. Dans le but de réduire ces effets pour les capteurs de l'ITk, une intense activité de R&D est en cours depuis plusieurs années ( $\sim 2009$ ), menée par diverses institutions membres de la collaboration ATLAS, parmi lesquelles trois groupes français, ceux du LAL, du LPNHE et du CPPM<sup>5</sup>.

Quatre types de capteurs sont en cours de R&D dans ATLAS pour les pixels [6] :

1. Silicium planaire n-sur-p aminci à 100 ou 150  $\mu\text{m}$ , selon la couche à instrumenter, avec ou sans bords actifs.
2. Silicium 3D avec des parois actives.
3. Capteurs CMOS avec une partie de l'électronique frontale intégrée.
4. Diamants mono ou polycristallins<sup>6</sup>.

Il est envisagé que les capteurs 3D seront utilisés pour la couche la plus interne du trajectographe, ou même les deux couches les plus internes, en vertu de leur meilleure résistance aux dommages de rayonnement. Pour les couches intermédiaires, des capteurs planaires sont prévus ; finalement, des capteurs CMOS instrumenteront éventuellement la couche à pixels la plus externe de l'ITk [6].

L'amincissement des capteurs, par rapport à ceux utilisés actuellement, permet de réduire les effets de piégeage de charge et de l'accroissement de la tension de déplétion et du courant de fuite. La taille réduite des pixels est une seconde contrainte pour les capteurs, avec la nécessité impérative de maximiser l'acceptance géométrique du trajectographe au plus près du point d'interaction [6] et donc de minimiser les régions inactives.

##### Capteurs planaires

Le LAL et le LPNHE se sont investis dans la recherche de solutions pour réduire significativement la taille de la région inactive en bordure des capteurs planaires n-sur-p, à la fois à partir de simulations détaillées TCAD<sup>7</sup> et par la fabrication et des tests en faisceau de prototypes. Les pixels du trajectographe actuel d'ATLAS comportent des régions inactives en bord de capteur variant entre 200 et 1100  $\mu\text{m}$ . Les

4. Le flux intégré de neutrons sera de l'ordre de  $10^{16} \text{ n/cm}^2$  ( $10^{15} \text{ n/cm}^2$ ) pour la couche interne (externe).

5. D'autres acteurs majeurs de cette activité sont les groupes allemands, anglais, japonais, espagnols, italiens et norvégiens.

6. Cette proposition ne sera peut-être retenue que pour de la dosimétrie en temps réel.

7. Technology Computer Aided Design

résultats de ces deux groupes ont déjà eu un impact lors de la construction des capteurs pour l'IBL [8]. Le LAL a essentiellement travaillé avec ADVACAM-VTT<sup>8</sup>, dans le cadre d'une collaboration avec des partenaires européens du groupe ATLAS. A titre d'exemple, la figure 7 (gauche) montre que pour ces capteurs de 150  $\mu\text{m}$  d'épaisseur, la région inactive sur le bord peut être de seulement 50  $\mu\text{m}$ . En outre, une efficacité supérieure à 90% est encore obtenue jusqu'à 20  $\mu\text{m}$  à l'intérieur du dernier pixel. Des mesures après irradiation sont en cours d'analyse.




FIGURE 7 – Efficacité en bordure de capteur pour des capteurs à bord actif développés par : le LAL (à gauche), la taille d'un pixel est de 250  $\mu\text{m}$  suivant cette direction ; le LPNHE (à droite) : “LPNHE5” (sans anneau de garde, triangles pleins) et “LPNHE7” (deux anneaux de garde, cercles ouverts) ; la partie haute de la figure visualise les structures sur le bord des deux capteurs.

De son côté, le LPNHE a plus particulièrement collaboré sur cette même problématique avec FBK-CMM<sup>9</sup> et fabriqué plusieurs prototypes [9]. La figure 7 (droite) présente les performances obtenues en faisceau-test [10]. Avec la présence d'une tranchée dopée en bordure de capteur, la région de déplétion peut s'étendre jusqu'au bord du capteur, maximisant l'acceptance géométrique sans engendrer une augmentation importante du courant de fuite. La taille de la région inactive au bord des capteurs a été évaluée à seulement 100  $\mu\text{m}$ , conservant une efficacité résiduelle importante de collection de charge. Seulement 100  $\mu\text{m}$  séparent les derniers pixels du bord, et les mesures en faisceau-test montrent que l'efficacité s'élève encore à 90% jusqu'à 80  $\mu\text{m}$  au-delà des derniers pixels, c'est-à-dire à 20  $\mu\text{m}$  du bord. Après une irradiation avec un flux correspondant aux couches intermédiaires de l'ITk, une efficacité globale de 97.2 % a été mesurée pour des capteurs de 100  $\mu\text{m}$  d'épaisseur.

Les études R&D des deux groupes vont encore continuer pendant 1-2 ans avec des capteurs innovants compatibles avec les spécifications d'ITk [6]. Le LAL et le LPNHE désirent ensuite participer aux tests d'une fraction des capteurs planaires de l'ordre de 15% (voir section 1.3.3), l'IN2P3 contribuant à la même hauteur au coût de production.

### Capteurs HV-CMOS

Le CPPM, en collaboration avec notamment l'université de Bonn, l'université de Heidelberg, l'université de Genève et le CERN, travaille depuis 2013 sur des capteurs dits HV-CMOS, ou DepMAPS, basés sur des

8. <http://www.advacam.com/en/technology>, Finlande

9. <http://cmm.fbk.eu/>, Trente, Italie

technologies communément disponibles commercialement. Le principe de ces capteurs est d'intégrer sur un même support silicium la partie capteur (création de charges par ionisation dans une zone déplétée) et une partie de l'électronique de lecture. Deux options ont été explorées, une première dite hybride (famille de capteurs CCPD) pour laquelle uniquement le premier étage d'électronique analogique est intégré, nécessitant donc la connexion à une puce de lecture numérique, et une seconde purement monolithique où les deux étages d'électronique analogique et numérique sont intégrés avec le capteur. Ces deux solutions présentent l'avantage principal, par rapport aux capteurs CMOS traditionnels, que la collection de charges se fait par dérive grâce à l'application d'une haute tension. Cela induit une résistance aux radiations accrue ainsi qu'un temps de collection des charges réduit.

De plus, l'option monolithique simplifie le concept de module, les étapes et le temps nécessaires pour la production, ce qui peut être un facteur déterminant pour des productions de grand volume. Cette option est particulièrement bien adaptée pour la couche externe du détecteur à pixels de l'ITk, pour laquelle elle est en concurrence avec une option planaire.

Un prototype de CCPD a été récemment irradié avec des neutrons du réacteur TRIGA Mark II au Jozef Stefan Institute, avec une fluence de  $1 \times 10^{15}$  (1 MeV)  $n_{eq}/cm^2$ , ce qui correspond à la dose typique reçue dans la couche externe du détecteur pendant son fonctionnement dans ATLAS au HL-LHC. Les spectres d'énergie obtenus avec des sources de  $^{55}Fe$  et  $^{241}Am$  sont présentés en figure 8, avant et après irradiation. Les deux pics sont bien visibles après l'irradiation, ce qui est prometteur pour les applications au HL-LHC.




FIGURE 8 – Spectres de  $^{55}Fe$  (gauche) et  $^{241}Am$  (droite), mesurés avec CPPD, avant et après irradiation. Les spectres sont normalisés respectivement au pic de 5.9 keV and 59.6 keV.

Récemment, le premier prototype de grande taille monolithique LF\_MONOPIX01, fruit d'une collaboration Bonn/CPPM/IRFU, a été caractérisé et présente des résultats très prometteurs : tension de claquage mesurée au dessus de 270 V sur plusieurs prototypes, démonstration de la lecture des pixels par les étages numériques intégrés.

Dans le TDR pixels, les capteurs HV-CMOS et planaires feront partie des options possibles pour la couche externe. Le CPPM désire continuer ces développements en caractérisant ces capteurs si l'option est choisie, mais poursuivre la R&D dans tous les cas. En effet, cette technologie est un candidat potentiel intéressant pour le remplacement anticipé des couches internes (0 et 1) mentionné plus haut.

### 1.3.2 Électronique (CPPM, LAL, LPNHE)

L'effort pour développer une puce de lecture électronique pour le détecteur à pixels d'ATLAS au HL-LHC a été organisé depuis 2013 au sein de la collaboration RD53, transverse à ATLAS et CMS [11, 12]. Cette collaboration regroupe une vingtaine d'instituts, plus d'une centaine de participants, et est structurée en six groupes de travail.

En termes de spécifications, la puce développée doit donc répondre aux besoins pour les pixels des expériences ATLAS et CMS de phase 2, en particulier pour les couches internes pour lesquelles les contraintes sont les plus fortes. Ces contraintes incluent : des pixels plus petits que les pixels des générations de puces de lecture précédentes (de l'ordre de  $50\ \mu\text{m} \times 50\ \mu\text{m}$  contre  $250\ \mu\text{m} \times 50\ \mu\text{m}$  pour la puce FE-I4 d'ATLAS par exemple [13]), une tolérance à des doses radiatives sans précédent dans notre communauté (de l'ordre de 500 MRad pour la couche de pixels interne d'ATLAS), un nombre de pixels touchés de l'ordre  $3\ \text{GHz}\cdot\text{cm}^{-2}$ , une vitesse de transfert des données de 5 Gbit/s, et une matrice de pixels de taille approximativement  $2 \times 2\ \text{cm}^2$  minimisant la puissance consommée pour couvrir de grandes surfaces, tout en réduisant la quantité de matière nécessaire.

Technologie	65nm CMOS
Taille pixels	$50 \times 50\ \mu\text{m}^2$
Nombre de pixels	$\approx 400 \times 384$
Dose radiative tolérée	500 MRad à $-15^\circ\text{C}$
Capacitance capteur	$< 100\ \text{fF}$ (pixel périphérique : $< 200\ \text{fF}$ )
Courant de fuite capteur	$< 10\ \text{nA}$ (pixel périphérique : $< 20\ \text{nA}$ )
Seuil de détection de charge	$< 1200\ e^-$
Courant analogique/numérique par pixel	typique : $4\ \mu\text{A} / 4\ \mu\text{A}$ (max : $8\ \mu\text{A} / 6\ \mu\text{A}$ )
Taux d'occupation	$3\ \text{GHz}\cdot\text{cm}^{-2}$
Perte d'information (double <i>hit</i> sur un pixel)	$\leq 1\%$
Fréquence trigger / latence	1 MHz / $12.5\ \mu\text{s}$
Type d'alimentation	Shunt-LDO, 1.5 V typique (2 V max)
Alimentation technologie	1.2 V Typique (1.32 V max)

TABLE 2 – Spécifications de la puce développée au sein de RD53

Quelques-uns des principaux paramètres de cette puce qui doit équiper toutes les couches du trajectographe à pixels de l'ITk, et de ce fait doit pouvoir fonctionner avec différents types de capteurs<sup>10</sup> (voir section 1.3.1), sont listés dans la table 2.

Le développement de cette puce de lecture s'est fait de manière collaborative au sein de RD53, sous la forme d'un travail sur des blocs fonctionnels auquel les laboratoires de l'IN2P3 ont pris part. Plus récemment, le travail fourni s'est concrétisé sous forme de la première soumission d'une puce commune de grande taille (approximativement  $1 \times 2\ \text{cm}^2$ ) qui doit être finalisée avant l'été 2017. Celle-ci contient trois versions différentes de la partie analogique, et une organisation numérique basée sur des structures numériques de  $8 \times 8$  pixels organisant la lecture d'îlots analogiques de  $2 \times 2$  pixels (voir figure 9).

#### Contributions spécifiques des instituts IN2P3

Au sein de l'IN2P3, trois laboratoires contribuent, ou ont contribué, aux développements décrits dans ce paragraphe.

Le LPNHE a participé au Groupe de Travail “*I/O*” en 2015 (définition des protocoles entrée/sortie, et des interfaces de lecture et de contrôle de la puce). Récemment, le LAL s'est impliqué dans la conception d'un bloc de diagnostic de radiation et de température basé sur un oscillateur en anneau, dont l'évolution au fur et à mesure de la dose reçue peut donner une mesure de ces quantités in-situ.

La contribution majeure de l'IN2P3 est apportée par le CPPM qui a travaillé sur deux axes : le premier a été celui de l'étude de la tenue aux radiations de la technologie au sein du Groupe de Travail “*Radiations*” qu'il coordonne, le second sur une implication forte dans la réalisation de blocs.

La première activité s'est d'abord faite en explorant l'évolution de la résistance des transistors à des doses radiatives comprises entre quelques centaines de kRads et jusqu'à approximativement 1000 MRads dans un contexte multi-paramétré (largeur et longueur des transistors, température, polarisation sous laquelle

10. Sauf HV-CMOS.




FIGURE 9 – a) Organisation globale de la puce RD53A avec mise en relief de la partie périphérique. b) Ilot de 4 pixels analogiques entouré de structures numériques.

les structures subissent des radiations, nature des particules radiatives, profil d'irradiation en termes de dose par unité de temps, etc...). Il a été montré qu'à basse température, en contraignant les dimensions minimales des transistors ainsi que le choix des bibliothèques numériques utilisées, la technologie 65 nm CMOS identifiée par la collaboration RD53 est adaptée à un environnement radiatif jusqu'à 500 MRads [14]. Le CPPM a aussi fourni à l'ensemble des ingénieurs micro-électroniciens impliqués dans RD53 des modèles de simulation modifiés prenant en compte l'effet des radiations.

La seconde activité consiste au développement et tests en faisceau de différents blocs : un capteur de température, de radiation, et de courant de fuite, une référence en tension de type “bandgap”, un numériseur (ADC) 12-bits, et des mémoires de configuration résistantes aux changements d'état logiques induits par l'irradiation (“Single-Event Upset hard”) <sup>11</sup>.

Le CPPM, par l'intermédiaire d'un micro-électronicien faisant partie de l'équipe réduite basée au CERN, participe à la finalisation de la puce RD53A, notamment sur l'intégration du système de monitoring de la puce dans le bloc analogique global de bas de colonne. Une contribution similaire est envisageable pour la prochaine itération de la puce. Le CPPM désire contribuer à la caractérisation de la puce finale et à la définition de ces tests. L'IN2P3 devrait contribuer à hauteur d'environ 15% à la fabrication de ces puces et leur connection au capteur, qui sera réalisée avec un industriel.

### 1.3.3 Construction des modules planaires (LAL, LPNHE)

L'organisation de la production des modules à pixels planaires est constituée de plusieurs étapes comme illustré sur la figure 10 :

- **Test des galettes silicium.** Les galettes de silicium sont tout d'abord distribuées dans les laboratoires ou instituts déclarés comme centres officiels de contrôle et d'assurance qualité. La première action consiste à mener des tests d'inspection visuels des galettes de silicium afin d'en retirer celles qui présentent des défauts. Pour cela, les galettes sont inspectées une à une, à l'aide d'un micro-

11. Un ingénieur du LAPP a été associé à ces projets essentiellement par le biais du développement des bancs de tests correspondants




FIGURE 10 – Stratégie pour la production des modules planaires ITk/pixels PIN2P3.

scope à très haute résolution spatiale, pour détecter les imperfections à la fabrication. Des mesures électriques sont ensuite réalisées sur l'ensemble des différentes matrices de pixels, notamment la mesure du courant de fuite en fonction de la tension de déplétion et la tension inverse. Ces caractérisations doivent permettre de classer par ordre de qualité chacune des matrices de pixels qui seront sélectionnées suivant la région dans le détecteur. Ces mesures sont effectuées en salle propre à l'aide de stations à pointe. Les laboratoires du LAL et du LPNHE possèdent une infrastructure dédiée aux caractérisations des pixels. Les deux instituts possèdent chacun une salle blanche respectivement d'environ 30 m<sup>2</sup> et 70 m<sup>2</sup> de classe 10000 à 100000. Les salles blanches sont exploitées depuis plus d'une dizaine d'années au service de différentes expériences des laboratoires. Au LPNHE, il existe une machine à tester sous pointe de marque Karl Suss PA-200 semi-automatique (voir la figure 11) et programmable, avec contrôle de température. Un système intégré d'acquisition basé sur des unités de sourcemètres permet de piloter tous les paramètres de façon simultanée. Un banc équipé d'un laser ainsi qu'une enceinte climatique complètent cet ensemble. Au LAL, la salle blanche et son équipement font partie de la plateforme P2IO Captinov. Les équipements sont constitués d'une machine semi-automatique à pointe (Signatone) de la technologie la plus avancée (voir la figure 11), avec contrôle de température et équipée d'un porte échantillon de grande taille (300 mm). Une série d'équipements de mesures (L-C-R mètres, sourcemètres, capacimètres, pico-ampèremètre) et d'acquisition des données complètent ces deux infrastructures qui seront disponibles pour le test de galettes silicium du projet ITk. Outre l'équipement, ces deux laboratoires possèdent l'expérience requise et souhaitent tester environ 15% de la totalité des galettes de capteurs planaires.

- **Interconnexion capteur-puce.** Les matrices de pixels sont ensuite expédiées aux partenaires industriels identifiés par la collaboration ATLAS pour procéder à leur interconnexion aux puces de lecture frontale (*"bump bonding"*). Cette phase se déroulera dans l'industrie car elle nécessite un équipement coûteux et spécifique non disponible dans nos laboratoires. Lorsque les assemblages des capteurs avec l'électronique frontale sont réalisés, ceux-ci seront redistribués aux centres de qualification des modules.




FIGURE 11 – Vue de la station sous pointe du LPNHE (gauche) et du LAL (droite).

- **Assemblage des modules et interconnection.** Les capteurs associés à leur puces sont collés à des câbles flexibles en kapton qui acheminent les tensions, l’horloge et permettent la lecture des signaux. Les sorties de la puce sont alors cablées par fil (“*wire bonding*”) à l’aide d’un équipement spécifique (machine à souder à ultrasons), tel que celui disponible à l’IRFU/CEA.
- **Tests de qualification des modules de pixels en technologie planaire.** Les modules assemblés sont testés selon une charte de tests préétablie par la collaboration ATLAS qui se déroulent en deux étapes successives :
  - La première consiste à tester l’électronique de lecture uniquement, par l’estimation du niveau de bruit électronique et de sa dispersion sans injection de signal. Ensuite, avec l’injection d’une charge connue à l’entrée du circuit de lecture, il est possible d’établir la cartographie des canaux manquants (“*bonds*” ouverts) et ceux qui sont en court-circuit (fusion de *bonds*).
  - La seconde étape consiste à polariser le détecteur à pixels avec une tension inverse pour mesurer de nouveau les courbes de courant de fuite en fonction de la tension. Les tensions de déplétion ainsi que de claquage doivent rentrer dans une gamme d’acceptance prédéfinie. À température ambiante, le courant de fuite à la tension inverse de désertion +50 V devra être inférieur à  $0.75 \mu\text{A}/\text{cm}^2$ , avec une stabilité en temps meilleure que 10% après 48 h. La tension de polarisation inverse des pixels planaires pourra s’étendre jusqu’à 1000 V au maximum pour réduire l’impact des dommages dus aux radiations. Des limites en courant de fuite et en dissipation d’énergie seront fixées pour écarter les modules bruyants. Le courant de fuite par pixel est estimé inférieur à 10 nA. Les tensions de claquage (“*breakdown*”)  $V_{bkd}$  de chaque module doivent être comprises dans une fenêtre de 5% autour de  $V_{bkd}$ . Finalement, une dernière série de mesures portera sur les capacités des pixels ( $\sim 100 \text{ fF}$ ) ainsi que les capacités et les résistances entre les pixels ( $\sim 2 \text{ M}\Omega$ ). Des mesures destructives pourront être menées sur des structures de tests pour vérifier, à l’aide de sondes, des paramètres technologiques intrinsèques pour chaque lot de production.

Après avoir subi les tests nécessaires de qualification, les modules retenus ne devront pas comporter plus de 2% de canaux de lecture déficients. Grâce aux bancs de tests existants dédiés à l’évaluation des modules de pixels planaires disponibles au LAL et au LPNHE, il sera possible aussi d’évaluer les performances à l’aide d’une source radioactive, d’une excitation laser de 1080 nm ou de signaux cosmiques (signal de MIP). L’efficacité de collection de charges sera ainsi extraite.

La contribution de l’IN2P3 aux tests des modules est estimée de l’ordre de 1500 à 2000 modules pour le tonneau et uniquement pour la technologie planaire. La phase de pré-production consistant à réaliser une mini-production de modules de pixels est prévue de démarrer fin 2018 et s’échelonnera sur une année. À partir du début de 2020, la production à grande échelle du trajectographe sera lancée et devrait s’étendre sur trois années. L’ensemble des opérations de tests supervisés par des physiciens nécessitera pour chaque laboratoire (LAL et LPNHE) un renfort de deux personnes en CDD pendant une durée de 3 ans chacune.

## 1.4 Supports locaux, refroidissement et mécanique globale (CPPM, LAPP, LPSC)

La structure mécanique du détecteur à pixels supporte et positionne les modules, amène le fluide de refroidissement sur les capteurs et supporte les câbles amenant les services électriques.

**Supports locaux** Les structures mécaniques nommées “échelles” sont les supports élémentaires des modules, positionnés autour du tube à vide pour constituer le tonneau du détecteur ITk/pixels, comme illustré dans la figure 12 pour le concept “Alpin” développé par l’IN2P3 (voir ci-dessous).




FIGURE 12 – Illustration d’un tonneau ITk/pixels de type Alpin, avec cinq couches de pixels autour du tube à vide, les modules (en rose) étant posés sur des échelles (en gris), soutenues par des brides (en gris foncé).

La géométrie et les matériaux utilisés confèrent à ces structures une faible longueur de radiation ( $<1\%$  de  $X_0$ ). Les échelles de support ont pour fonction principale de maintenir les modules avec précision, d’assurer la stabilité de la position dans le temps, de maintenir et refroidir les services électriques, de refroidir les capteurs et puces électroniques par le biais d’un réseau de tubes dans lesquels circule un liquide diphasique. Plusieurs solutions mécaniques sont à l’étude :

- des échelles à capteurs inclinés de type Alpin développées par l’IN2P3 ;
- des échelles à capteurs inclinés de type “SLIM” développées par le CERN et l’université de Genève ;
- des anneaux développés par l’université de Genève et l’IN2P3 ;
- des anneaux développés par LBNL<sup>12</sup>.

Les performances mécaniques, c’est-à-dire les déformations ou les modes propres de vibration, et thermiques, c’est-à-dire la capacité de maintenir les modules à leur température de fonctionnement, ont été testées ces dernières années. Les échelles de type SLIM sont les plus légères et ont moins de matière que les échelles de type Alpin (toutes les deux étant illustrées dans la Figure 13). En revanche, les performances thermiques avec les échelles de type Alpin sont meilleures pour des modules inclinés, et passent sans problème les critères de refroidissement. Les équipes de l’IN2P3 et du CERN/Genève collaborent depuis plusieurs mois pour aboutir à un design d’échelles commun. La structure mécanique de base est l’échelle de type SLIM, les modules pourraient être collés sur des cellules ensuite soudées sur les tubes de

12. Lawrence Berkeley National Laboratory

refroidissement suivant le concept SLIM initial, ou sur des échelles de type Alpin allégées. Le choix dépendra des performances thermiques, ainsi que de la possibilité d'assembler les modules avec précision.

Les performances thermiques diffèrent en fonction des couches considérées et du type de capteur équipant celles-ci. Un concept SLIM couplant deux couches radialement adjacentes, permettant une optimisation de la matière tout en garantissant la stabilité, est à l'étude pour les couches externes. Un concept SLIM plus performant thermiquement serait plus adapté pour les couches internes subissant des contraintes thermiques plus sévères et où un découplage des couches est préconisé.



FIGURE 13 – À gauche : prototype d'échelle de type SLIM, à droite : prototype d'échelle de type Alpin [4].

Les échelles sont les options considérées par défaut, les anneaux sont des solutions adaptées pour les couches les plus internes s'il est décidé d'utiliser des modules deux fois plus grands, donc plus difficiles à refroidir. Un prototype d'anneau imaginé par Genève est en cours de développement au LPSC et sera testé thermiquement cette année également.

Dans le cas où des structures mécaniques développées par l'IN2P3 seraient choisies, le CPPM et le LPSC pourraient être impliqués dans leur construction. Ce choix devrait être fait au moment du TDR ou peu après.

L'ossature du détecteur est composée de tubes composites pour maintenir les couches (Pixel Support Tube, Inner Support Tube), de brides pour positionner et maintenir les échelles et services, ainsi que de bouchons aux extrémités pour le passage des services et la fermeture du détecteur. L'IN2P3 (CPPM et LPSC) souhaite prendre une part active dans la conception et la construction d'une partie de ces éléments.

*Infrastructure et main-d'œuvre.* La production des échelles elles-mêmes pourrait être sous-traitée<sup>13</sup>, l'assemblage pourrait avoir lieu dans les laboratoires. Le LPSC a besoin d'un CDD AI (mécanique) pour finaliser le design et les prototypes en 2018-2019.

**Refroidissement** Une température de refroidissement de  $-35^{\circ}\text{C}$  est nécessaire pour permettre la stabilité thermique du détecteur à pixels après de fortes doses reçues. Le détecteur ITk sera refroidi à l'aide de  $\text{CO}_2$  diphasique. Le refroidissement au  $\text{CO}_2$  est utilisé notamment dans ATLAS/IBL, et est prévu pour la plupart des nouveaux détecteurs au silicium. L'avantage du  $\text{CO}_2$  diphasique par rapport à d'autres fluides réfrigérants est sa faible viscosité, sa chaleur de latence élevée, son coût faible et sa résistance aux radiations.

Le LAPP travaille sur les dispositifs de refroidissement au niveau de l'échelle. Le laboratoire a développé un raccord utilisé dans IBL pour les connexions des tubes de refroidissement. Sa fiabilité est actuellement validée par un suivi constant sur IBL, et sa bonne tenue aux radiations a déjà été démontrée. C'est pourquoi ce raccord est proposé pour ITk, et son industrialisation avec un partenaire industriel local est en cours. Le LAPP est également équipé d'une usine à  $\text{CO}_2$  (système à boucle ouverte atteignant une puissance de refroidissement de 600 W) qu'il fait fonctionner depuis plusieurs années dans le cadre des mesures des performances thermiques de refroidissement des structures mécaniques des échelles.

13. Par exemple à FMC Composite, qui fait les prototypes actuels.

Le LPSC a quant à lui la volonté de participer au circuit de distribution globale de refroidissement. Une centrale sera placée dans la caverne de services dite USA15 et le CO<sub>2</sub> sera distribué dans les parties pixels et *strips*. On estime qu'il faudra 100 boucles pour ITk, dont 38 pour le détecteur à pixels, comparé aux 14 boucles utilisées actuellement pour IBL. Ceci correspond à une puissance totale de 250 kW pour ITk. Il faudra assurer une perte de charge minimale, éviter les phénomènes d'assèchement du fluide, ainsi qu'optimiser le nombre et l'emplacement des collecteurs.

*Infrastructure et main-d'œuvre.* Le LAPP et le LPSC projettent l'achat d'une centrale autonome de CO<sub>2</sub> diphasique MARTA<sup>14</sup>, afin de réaliser les tests des échelles complètes lors de la production, et aussi les tests de distribution pour le LPSC. Les laboratoires de l'IN2P3 voudraient fortement développer leur expertise dans cette technologie de CO<sub>2</sub> diphasique, dont l'utilisation est appelée à croître. Le LPSC aurait besoin d'un CDD ingénieur pour trois ans. L'embauche d'un CDD sur trois ans serait nécessaire au LAPP afin d'assurer le suivi de production et les tests des raccords (si choisis par ATLAS).

## 1.5 Transmission des données frontales (LAPP)

L'environnement extrême du HL-LHC impose des contraintes sévères sur les services électriques du détecteur à pixels. La nouvelle électronique de lecture délivrera 5 Gb de données par seconde. Le grand nombre de modules sur chaque échelle et la géométrie complexe imposent un encombrement physique minimal des services et requièrent de prévoir la possibilité de remplacer un module défectueux pendant la phase d'intégration en utilisant des connecteurs minuscules et d'une grande fiabilité, résistants aux radiations. Enfin, pour conserver des performances physiques compétitives dans un environnement pouvant produire jusqu'à 200 événements simultanés, il est indispensable de minimiser le nombre de longueurs de radiation des services électriques, en particulier dans la région très à l'avant jusqu'à une pseudo-rapacité  $|\eta| = 4$ , pour obtenir la meilleure résolution possible.




FIGURE 14 – Premiers prototypes de *flexes* produits par le LAPP.

Le LAPP développe depuis plusieurs années [15] une solution de câbles flexibles ("*flexes*") multi-couches basée sur des procédés industriels pour minimiser le coût et simplifier la production. La technologie et les matériaux utilisés ont déjà été qualifiés pour une utilisation dans les conditions de radiation attendues au HL-LHC. Les deux premières versions (figure 14) ont permis de montrer la faisabilité du concept, de qualifier les pertes de signal et de mesurer le taux maximal de transmission de données sur des *flexes* d'environ 1 mètre, pour une longueur de radiation ne dépassant pas 0.4% de X<sub>0</sub> à grande pseudo-rapacité. Ces *flexes* ont initialement été développés pour équiper le concept de détecteur Alpin, le précurseur des

14. Société polonaise Ponar Wadowice

détecteurs pixels comportant des modules inclinés (figure 15, gauche) et ont ensuite été adaptés à d'autres géométries de détecteur actuellement développées au sein de la collaboration ITk, en particulier pour des structures présentant des couches de pixels couplées par l'intermédiaire de poutres en fibre de carbone (figure 15, droite).



FIGURE 15 – Routage des services avec *flexes* du LAPP dans une structure de type Alpin (gauche) et de type SLIM (droite).

Le programme de travail des prochaines années comprend la production de *flexes* fonctionnels pour équiper une échelle mécanique complète avec des modules inclinés pour la fin de l'année 2017 (voir section 1.8), en vue de démontrer la faisabilité du concept incliné pour le TDR pixels, ainsi que la possibilité d'intégrer la puce de contrôle des modules. Une troisième version de *flexes*, plus coûteuse en termes de matière dans le détecteur interne, mais qui permettrait d'augmenter la longueur des *flexes* pour minimiser la matière devant le calorimètre au-delà de  $|\eta| = 4$ , est actuellement à l'étude. Le LAPP prévoit donc de s'investir dans le développement des *flexes* et des cartes de tests électriques associées. En parallèle des développements techniques, le LAPP et le LPSC participent activement aux groupes de travail de simulations de physique pour étudier l'impact de la matière des services électriques sur les performances du détecteur.

Le LAPP souhaite s'engager dans le suivi de production de 50% des services électriques (*flexes*) du tonneau et leur intégration aux structures mécaniques porteuses. La production et le câblage des *flexes* sera sous-traitée. Les tests électriques des *flexes* seront effectués au LAPP, nécessitant la mise en place d'un banc de test spécifique en double, afin d'assurer une redondance. Ce suivi de production requiert l'embauche d'un CDD pendant 3 ans.

## 1.6 Chargement des modules sur les supports locaux et tests (CPPM, LAPP, LPSC)

L'institut a développé une expertise dans le domaine de l'assemblage des éléments des détecteurs à pixels depuis les expériences du LEP (ALEPH, DELPHI) et d'ATLAS (ATLAS/pixels, ATLAS/IBL). L'activité de chargement des modules sur la structure mécanique (le "*module loading*") est actuellement organisée par un membre du CPPM pour la partie tonneau du détecteur ITk/pixels. Le chargement des capteurs à pixels hybrides sur la partie bouchons est sous la responsabilité du laboratoire STFC Rutherford Appleton. Une collaboration est en cours entre les deux groupes, afin de tirer parti des développements communs de ces activités. Le tonneau du détecteur est constitué de plusieurs variétés de modules, définies par le type de capteurs (voir la section 1.3.1) et le nombre de circuits de lecture par module (1, 2 ou 4). Les cinq couches seront constituées de supports mécaniques éventuellement différents. Il est probable que les deux couches les plus internes comprennent également des disques. L'activité *module loading* est basée sur le développement d'outillages et de procédures suffisamment flexibles pour s'adapter aux différentes variétés d'éléments à assembler.

## Organisation

Conformément au planning de construction du détecteur ITk/pixels (voir section 1.1), l'activité *module loading* doit commencer en fin de l'année 2021 pour une durée de deux ans. Le grand nombre de modules à construire pour l'ITk (voir section 1.3.3) correspond à 4 ou 5 fois plus de modules à assembler que pour le tonneau du détecteur ATLAS/pixels pendant la même durée. Le chargement des modules devra être parallélisé sur plusieurs sites, afin d'atteindre les rythmes d'assemblage requis par le planning de construction. Certains sites seront spécialisés dans l'assemblage d'une couche particulière (conditionné par le type de module et le type de support). Un certain degré de flexibilité sera néanmoins requis, afin de pouvoir travailler sur plusieurs couches. Six laboratoires seront impliqués dans l'activité *module loading* pour la partie tonneau (CERN, CPPM, LPSC, SLAC, l'Université de Genève, Wuppertal), deux laboratoires pour la partie bouchons (STFC/RAL, INFN/Milano). L'organisation de la production et la flexibilité des sites d'assemblage est un facteur important pour garantir la réussite de cette opération.

## Outillages

Le chargement des modules exige un rendement élevé (risque minimum d'endommagement des modules ou des structures fragiles), une grande précision (maîtrise des jeux et chevauchements nécessaires pour l'intégration autour du tube à vide et au bon fonctionnement du détecteur). Ces deux facteurs sont essentiels pour garantir une bonne uniformité en termes de performance du détecteur (pixels fonctionnels, température des modules). Un processus automatique a été choisi, afin de minimiser les risques d'erreur humaine et augmenter la reproductibilité et le rythme des actions à mener. L'outillage d'assemblage (illustré par la figure 16) est basé sur l'adaptation d'une machine automatique de métrologie (garantissant précision et répétabilité des actions), par le développement d'interfaces permettant la manipulation des modules et le dépôt des colles. Les mêmes principes avaient été utilisés sur le détecteur ATLAS/pixels. Cinq sites sont




FIGURE 16 – Outillage de *loading* basé sur une MMT

équipés de la même Machine à Mesurer Tridimensionnelle (MMT), ce qui permettra un développement commun des outillages et procédures d'intégration. Le sixième site (le LPSC) construit actuellement une salle propre destinée à accueillir une MMT qui reste à acquérir. La flexibilité de cet outil doit permettre un montage de tout type de module, sur tous types de structures (échelles, disques ou autres). Une partie importante du développement de cette activité est la sélection et la qualification des colles pour le montage des modules. Un programme d'essais est mis en place en collaboration avec le CERN, pour la qualification aux radiations, et la validation des procédures de dépôt (qualité et rythme d'assemblage). Ce programme

comprend le développement d'outils et de procédures pour le démontage de modules en prévision des réparations qui seront nécessaires (10% de réparations nécessaires sur ATLAS/pixels, 40% de réparations nécessaires sur ATLAS/IBL).

## Tests

L'intégration des modules s'accompagne d'essais de qualification pré- et post-assemblage des modules et des structures porteuses. Au niveau des structures, les essais consistent à effectuer un contrôle visuel et une métrologie pour valider la qualité de la production. Avant assemblage, des contrôles visuels sont effectués sur les modules ainsi que des tests numériques afin de s'assurer que le transport n'a pas engendré de dommages (voir figure 17). Après assemblage, des essais de caractérisation et de vieillissement (cycles




FIGURE 17 – Inspection visuelle

thermiques et pression) sont nécessaires sur les modules (scan I-V, test numérique, test analogique, scan des seuils, scan de la diaphonie). Ces essais sont souvent source d'identification de modules défaillants, induisant la nécessité d'une réparation dans les sites de *loading*. Une phase de métrologie est nécessaire pour contrôler la précision de positionnement des modules sur les structures. La figure 18 illustre le déroulement de ces opérations. Du fait de la taille des structures, de la complexité des bancs de test (boîtes climatiques avec une sécurité sur l'humidité et la température, refroidissement au CO<sub>2</sub>), ces essais seront menés au CERN ou à proximité. Le LAPP serait alors idéalement placé pour y mener ces essais en phase finale d'assemblage des échelles. Un prototype de banc de test est en cours de développement dans le cadre de la préparation du TDR. Ces essais lors de la phase de production, et leur préparation, nécessiteront l'embauche au LAPP de deux CDD de 36 mois. Pour l'assemblage des modules sur les échelles, le CPPM aura besoin de 60 mois de CDD (1 personne pour 2 ans, et 1 personne pour 3 ans). Au niveau du LPSC, les besoins en CDD ont été évalués au total à 96 mois pour deux AI, dont un expert en mécatronique.

## 1.7 Intégration et installation

L'IN2P3 dispose d'une forte expertise dans le domaine de l'intégration et de l'installation du détecteur, développée au cours des expériences ATLAS/pixels et ATLAS/IBL. Pour l'intégration, il s'agit de concevoir les procédures et outillages permettant d'assembler les supports locaux (typiquement des échelles) autour du tube à vide. Cette activité se déroulera en surface, dans la salle blanche du bâtiment SR1, proche du puits d'ATLAS. Pour l'insertion, il faut concevoir les procédures et outillages permettant d'insérer la partie pixels du détecteur dans la partie *strips*, puis dans l'expérience ATLAS. Une partie importante de cette activité consistera à développer les techniques permettant l'insertion et le retrait des couches internes, qui devront être remplacées en cours de vie du détecteur pour pallier le vieillissement des capteurs.




FIGURE 18 – *Loading* des modules et séquence des tests.

L'IN2P3 souhaite prendre une part importante dans ces activités, en collaboration avec nos partenaires (principalement le CERN et l'Université de Genève).

## 1.8 Démonstrateur

En parallèle à la préparation du TDR, plusieurs laboratoires collaborent pour construire un démonstrateur composé d'une échelle équipée de modules, refroidissement, services, etc. Cette collaboration entre une quinzaine de laboratoires, dont ceux de l'IN2P3 (CPPM, LAPP, LPNHE, LPSC), l'Université de Genève, le CERN, des laboratoires allemands et japonais, s'est mise en place à la fin de l'année dernière. Plusieurs prototypes vont être construits et testés en 2017 et 2018.

La première étape est de construire plusieurs prototypes qui permettront de valider les procédures de *loading*, d'intégration, les possibilités de modification du montage et le relevé métrologique. Il est notamment prévu de réaliser des tests thermo-fluidiques (tests simplifiés de la variabilité du coefficient de transfert thermique du CO<sub>2</sub> diphasique le long de l'échelle), des tests thermiques (pour tester si l'on satisfait les critères de performance thermique avec une échelle complète), et des tests thermo-mécaniques (dans une boîte réfrigérante pour valider les simulations par éléments finis). La deuxième étape est de construire un prototype complet (voir figure 19) avec les modules et les services, afin de faire des tests électriques de l'alimentation en série, de la transmission des données, du circuit de lecture, etc. Il est également prévu de réaliser des prototypes de brides qui soutiendront les échelles de pixels, et des modèles d'extrémité d'échelle avec passage des tuyaux de refroidissement et des services électriques.

En plus de démontrer la faisabilité d'une telle échelle, les méthodes et la répartition des tâches mises en place préfigurent l'organisation pour la construction du détecteur. Les laboratoires de l'IN2P3 contribuent aux éléments suivants :

- CPPM : tests thermo-mécaniques, brides d'extrémité d'échelle, *loading*;
- LAPP : tests thermiques, tests électriques, tubes de refroidissement, services électriques (*flexes* de module et d'échelle), intégration des *flexes*;
- LPNHE : assemblage et tests de modules, assemblage de chaufferettes (plaque de silicium chauffées




FIGURE 19 – Dessin technique du démonstrateur complet dont la réalisation est prévue en 2018.

- par passage d'un courant électrique pour imiter l'échauffement d'un capteur au silicium);
- LPSC : production et étalonnage de chaufferettes, production de prototypes de supports locaux, pré-qualification du matériel, brides d'extrémité d'échelle, *loading*.
- Plusieurs entreprises françaises collaborent à ce projet <sup>15</sup>.

## 1.9 Résumé des implications

Les groupes ATLAS de l'IN2P3 désirent s'engager dans trois grands domaines au sein du projet ITk/pixels : la production des modules, la transmission des données frontales et la mécanique au sens large. Le plan de production proposé, actuellement en discussion dans la collaboration ATLAS, est le suivant. Pour les modules, un site d'assemblage est mis en place en France, et les laboratoires de l'IN2P3, en collaboration avec l'IRFU, organisent la production, depuis les tests des capteurs jusqu'aux tests électriques finaux et la qualification des modules, en passant par le contrôle de la qualité du *bump-bonding* et l'installation des *flexes* de module. L'ambition est d'assembler environ 15% des capteurs planaires du tonneau. Une partie des puces de lecture finales sont également caractérisées, ainsi que les capteurs CMOS si l'option est choisie. Pour la transmission des données frontales, l'IN2P3 assure le suivi de production d'environ 50% des *flexes* d'échelles. Pour la mécanique, l'IN2P3 assemble complètement (tubes de refroidissement, *flexes* d'échelles et modules), et teste, environ 20% des échelles du tonneau, idéalement sur trois sites différents (deux pour le *loading*, un pour les tests finaux). Une participation à l'intégration du détecteur et une contribution au refroidissement global sont également envisagées.

La table 3 résume le nombre de personnes impliquées (et les ETP correspondant) pour les physiciens et les IT, ainsi que le nombre de mois de CDD nécessaires pour le programme proposé.

Laboratoire	Nombre de physiciens (ETP)	Nombre d'IT (ETP)	CDD en mois
CPPM	6 (1.8)	6 ( 2.1)	60
LAL	4 (1.4)	5 ( 2.4)	72
LAPP	5 (2.8)	12 ( 6.4)	108 (+36 si production raccords CO <sub>2</sub> )
LPNHE	3 (1.4)	5 ( 2.5)	72
LPSC	4 (1.0)	10 ( 1.7)	156
Total	22 (8.2)	38 (15.1)	468 (504)

TABLE 3 – Membres permanents de l'IN2P3 engagés dans le projet ITk (avril 2017). Les noms des chercheurs sont donnés dans l'annexe A. Les besoins en CDD sont ceux nécessaires lors de la période de production/tests.

<sup>15</sup>. Les supports locaux seront produits en collaboration avec l'entreprise française Florian Madec Composites, les *flexes* par les entreprises DB-electronic et Fineline France, et le câblage des *flexes* par la société française APTEM.

## 2 Systèmes de déclenchement sur les traces FTK (LPNHE)

L'objectif principal du système d'acquisition d'ATLAS (TDAQ) dans la phase 2 du HL-LHC est de pouvoir maintenir les mêmes seuils de déclenchement que le TDAQ de phase 1 en présence d'un empilement beaucoup plus élevé. Pour cette raison, ATLAS effectuera une mise à jour de ce système pour la phase 2<sup>16</sup>. Entre autres aspects, le système amélioré utilisera des déclencheurs "*hardware*" de traces, comme décrit dans le *Scoping Document* [4] et l' "*Initial Design Review*" (IDR) du TDAQ. Deux architectures de déclenchement différentes sont à l'étude : un système à deux niveaux (L0, L1) et un système à niveau unique (L0) suivi par la batterie de serveurs du filtre d'événements (EF). Le système à un seul niveau est actuellement le scénario privilégié, mais il faut que tous les détecteurs soient capables d'effectuer la lecture à 1 MHz. Le système à deux niveaux abaisse les exigences sur l'électronique frontale des détecteurs, au prix d'une architecture de déclenchement plus complexe. Dans les deux scénarios, il est prévu d'utiliser la reconstruction des traces pour un rejet rapide : reconstruction régionale pour tous les événements à 1 MHz, et reconstruction complète du détecteur à 100 kHz pour les déclencheurs sélectionnés. Dans le scénario à deux niveaux, la reconstruction des traces sera effectuée au niveau 1 par le "L1Track", qui est régional, et par FTK++ au niveau du filtre d'événements, qui traite le détecteur complet. Dans le scénario à un seul niveau, FTK++ aura le même rôle de reconstruction du détecteur complet, tandis que la reconstruction régionale sera effectuée au niveau *hardware* par le système "EFTrack". Les trois systèmes partageront majoritairement le même *hardware* basé sur des mémoires associatives afin de réduire les coûts de développement.

FTK++ sera conçu pour reconstruire des traces d'une manière similaire à ce que fait le processeur FTK qui est en cours de développement pour la mise à jour de phase 1 [2]. La latence plus longue et le taux d'entrée plus bas pour FTK++, permettent de reconstruire des traces de plus basse impulsion transverse que "L1Track" et "EFTrack". Dans le scénario de référence, FTK++ couvre la plage angulaire  $|\eta| < 4.0$ . et inclura toutes les couches de l'ITk, avec des traces jusqu'à un  $p_T$  de 1 GeV. De plus, FTK++ sera conçu de manière à pouvoir être utilisé pour traiter les événements simulés pendant les heures où les moyens de calcul du Point 1 sont disponibles, lorsque le LHC ne fonctionne pas.

Le *hardware* sera basé sur une combinaison de puces à mémoire associative et de FPGA, comme le système FTK actuel. La figure de mérite principale pour FTK++, "EFTrack" et "L1Track" est le nombre de motifs requis pour atteindre l'efficacité souhaitée et la vitesse de traitement. La taille et le coût des systèmes sont proportionnels au nombre de motifs. Les extrapolations actuelles à partir des simulations et de l'expérience avec FTK indiquent un nombre de motifs de 13 milliards pour FTK++. Ainsi, l'élément critique de R&D pour cette mise à niveau est la puce de mémoire associative AM2020.

### Contributions IN2P3

Le LPNHE a été un leader dans le développement de la puce FTK actuelle (AM06 dans la technologie TSMC de 65 nm) [16], participant à la conception, à la production et au test des puces AM04, AMminiasic et AM05, ainsi que de la puce finale AM06. Il est actuellement impliqué dans la coordination de la production et des tests de la puce AM06. Le LPNHE est également actif dans la R&D pour la puce AM2020 pour FTK++. Pour répondre aux exigences de l'AM2020, il est nécessaire d'utiliser une technologie CMOS fortement submicronique, plus avancée par rapport aux 65 nm précédents. Un premier prototype utilisant la nouvelle technologie TSMC de 28 nm a été conçu et produit en collaboration avec l'INFN/Milan et l'INFN/Pise et sera testé durant l'été 2017 au LPNHE. Ces tests fourniront des informations essentielles pour le TDR pour la mise à niveau de phase 2 du TDAQ en termes de densité de motifs, de consommation d'énergie et de taux de traitement pour la puce AM2020. Un nouveau prototype AM08 est actuellement en phase de conception et devrait être produit en 2018 pour optimiser l'architecture avant la conception de la puce finale AM2020.

---

16. Un TDR pour la mise à niveau du TDAQ est attendu pour la fin de 2017/début 2018.

La contribution de l'IN2P3 à FTK++ est considérée ; une décision sera prise en 2017 compte-tenu du niveau de financement et de l'engagement éventuel de personnels de l'IN2P3, notamment chercheurs.

Laboratoire	Nombre de physiciens (ETP)	Nombre d'IT (ETP)	CDD en mois
LPNHE	1 (0.1)	1 (0.75)	–
Total	1 (0.1)	1 (0.75)	–

TABLE 4 – Membres permanents de l'IN2P3 engagés dans le projet FTK (avril 2017). Le nom du chercheur est donné dans l'annexe A.

## 3 Mise à niveau de l'électronique du calorimètre à argon liquide

### 3.1 Introduction

Le projet de remplacement de l'électronique de lecture du calorimètre électromagnétique à argon liquide (LAr) est motivé par le risque d'obsolescence de l'électronique actuelle, la gamme dynamique insuffisante pour certains compartiments du calorimètre, la profondeur insuffisante du pipeline de stockage des signaux pour le déclenchement et finalement la dose de radiation attendue au cours du run 4 du LHC. Cela conduit à remplacer entièrement l'électronique de lecture frontale (“*front-end*”) et de traitement du signal (“*back-end*”) par un concept dans lequel les signaux sont amplifiés et numérisés à 40 MHz dans le *front-end*, ce qui permet également l'utilisation de la granularité ultime du détecteur au niveau du déclenchement. Il s'agit donc en particulier de remplacer toutes les cartes de lecture frontale (FEB → FEB2) et d'étalonnage situées sur le détecteur, ainsi que tout le *back-end* dans la salle d'électronique (nouvelles cartes LAr Signal Processor, ou LArSP). La figure 20 montre l'architecture anticipée avec les deux cartes FEB2 et LArSP dans la partie supérieure de la figure. Le chemin vers le trigger, dans la partie basse de la figure, est composé de cartes LTDB (Liquid argon Trigger Digitizer Board) et LDPS (LAr Digital Processing System) devant être installées pour le run 3 et dans lesquelles l'IN2P3 est fortement impliqué. Ces mêmes groupes français désirent, pour le HL-LHC, contribuer aux cartes frontales de lecture, d'étalonnage et de traitement numérique. Le programme de mise à jour de l'électronique du calorimètre LAr a été récemment (avril 2017) revu par le comité d'IDR d'ATLAS qui recommande la rédaction du TDR, pour fin septembre 2017.

Pour les cartes de lecture, les contraintes sont de concevoir une solution d'amplification, mise en forme et numérisation à 40 MHz dans une technologie résistante aux radiations. Il s'agit de développer un ou plusieurs ASIC à intégrer sur la carte FEB2. Le niveau de bruit électronique est contraint par le besoin de mesurer des signaux de particules au minimum d'ionisation car les muons sont utilisés pour l'inter-calibration entre différentes couches du calorimètre électromagnétique. La gamme dynamique est contrôlée par les signaux de plus grande énergie accessibles avec la luminosité du HL-LHC : un  $Z'$  de 5 TeV se désintégrant en  $e^+e^-$  et la mesure de jets de grand  $p_T$  venant de production inclusive sont les plus contraignants des signaux considérés. La précision nécessaire pour la mesure du  $h \rightarrow \gamma\gamma$  implique une précision minimale de 10 bits, et la gamme dynamique globale de 16 bits serait atteinte avec 2 à 4 gains de 14 à 10 bits de précision<sup>17</sup>. Les développements sur les ADC sont encore en cours et ne permettent pas de trancher entre ces options. Comme contrainte supplémentaire, le choix des gains doit permettre que l'essentiel des signaux de  $Z \rightarrow e^+e^-$  et de  $h \rightarrow \gamma\gamma$  soient dans le même gain pour limiter les incertitudes systématiques d'extrapolation. Les groupes du LAL et d'Omega sont impliqués dans le design et test d'un ASIC avec préamplificateur de courant et mise en forme en technologie 130 nm CMOS. Un ADC 12 bits 40 MHz est développé par des groupes américains. Une solution alternative, développée essentiellement par BNL, consiste à intégrer l'ADC avec le

<sup>17</sup>. La disponibilité d'un unique ADC 16 bit 40 MHz résistant aux radiations étant peu probable. Le système actuel utilise trois gains et des ADC de 12 bits.




FIGURE 20 – Architecture de lecture du calorimètre LAr. Les cartes LTDB auront été installées dans les *upgrades* de la phase 1 (pour le run 3). La carte de calibration n’apparaît pas sur ce schéma.

préamplificateur et la mise en forme en technologie 65nm. Au sein d’ATLAS, seuls les groupes LAL, LAPP et Omega sont à ce jour impliqués dans la carte d’étalonnage.

Les cartes LASP de *back-end* recevront les signaux numérisés depuis les FEBs par des liens optiques, appliqueront les algorithmes de filtre numérique pour extraire le temps et l’énergie et stockeront les résultats en attente d’une décision de déclenchement. Le design est basé sur une évolution des cartes LDPS (figure 20). Il est envisagé d’utiliser des informations calculées par les LASP au niveau 0 ou 1 du trigger. Comme les options concernant le trigger sont encore ouvertes, le design du LASP doit rester suffisamment versatile pour s’adapter à ces options. Ce design devrait s’inspirer de celui des cartes LDPS, tout en intégrant une puissance de calcul bien plus importante. Les groupes du CPPM et du LAPP sont impliqués dans les études de ces cartes, mais aussi des logiciels associés.

### 3.2 Électronique frontale (LAL, LAPP, Omega)

Les cartes d’électronique frontale (FEB, étalonnage et LDTB installées en phase 1) sont situées dans des châssis sur le cryostat.

#### Cartes de lecture du calorimètre

L’électronique de lecture du calorimètre comprend environ 1500 cartes frontales (FEB), qui ont pour fonction de traiter les signaux triangulaires venant de 128 cellules du détecteur. Les signaux numérisés sont ensuite envoyés vers l’électronique *back-end* d’une part, et vers la carte frontale du système de déclenchement

de premier niveau (LTDB) d'autre part. La chaîne électronique de lecture d'une cellule est composée des éléments suivants :

- **Préamplificateur.** Il amplifie le signal provenant du détecteur, sur une large gamme dynamique allant de 50 nA à 2 mA pour les cellules du premier compartiment, et de 150 nA à 10 mA pour les cellules des autres compartiments. Il doit donc être bas bruit (50 nA ou 150 nA), avoir une impédance d'entrée stable, et être linéaire sur l'ensemble de la gamme dynamique (au pour-mille sur 10% de la gamme, et jusqu'à quelques pourcents pour les grands courants). La sortie du préamplificateur a soit plusieurs gains, soit un seul (avec la dynamique totale), et les gains sont réalisés ensuite dans le circuit de mise en forme.
- **Circuit de mise en forme (shaper).** Les signaux sont mis en forme en signaux bipolaires (par un circuit CR-(RC)<sup>2</sup>), de façon à réduire leur bande passante, et à optimiser l'impact du bruit électronique et du bruit d'empilement sur la mesure. Le temps de montée est typiquement de 30-40 ns. Les signaux de quatre cellules consécutives sont également sommés pour former une *super-cellule*, et envoyés vers le LTDB.
- **Numériseur (ADC).** L'option principale actuellement retenue est de numériser deux gains sur 14 bits à 40 MHz, avec 12 bits de précision. Le gain en performance d'une numérisation à 80 MHz sera évalué, mais sera probablement trop faible pour justifier le doublement de la quantité d'information à envoyer vers la *back-end*. La consommation doit être inférieure à 100 mW par canal, ou voie.
- **Transmetteur optique.** Les données provenant des ADC doivent être sérialisées puis transmises vers la *back-end*. Cette étape est implémentée en utilisant les circuits lpGBT (low power GigaBit Transmitter) produits par le CERN.

Les laboratoires Omega et LAL sont impliqués dans la R&D sur l'électronique frontale analogique, c'est-à-dire le préamplificateur et la mise en forme<sup>18</sup>. Huit voies doivent être intégrées dans un unique ASIC, avec un objectif de consommation inférieur à 100 mW par canal. Le préamplificateur existant, fait de composants discrets, est difficilement intégrable dans un circuit intégré et un nouveau design original, où le bruit électronique de l'étage d'entrée est réduit par l'amplification, est proposé par Omega (figure 21). Des paramètres de contrôle permettent de s'adapter à l'ensemble des cellules du calorimètre avec un circuit unique contrairement à actuellement (10 mA et 25  $\Omega$ , ou 2 mA et 50  $\Omega$ ). Un premier prototype en technologie 130 nm TSMC a été produit en 2016. Les tests montrent qu'il répond aux caractéristiques requises en termes de gamme dynamique, linéarité, et stabilité de l'impédance d'entrée. Seul le bruit est plus élevé que prévu. La source du problème a été identifiée, et un nouveau transistor d'entrée a été dessiné. Ce transistor sera soumis en fabrication en juin 2017 pour validation. Une seconde itération du circuit est prévue fin 2017, qui contiendra la mise en forme si le circuit est sélectionné par ATLAS/LAr comme première option pour la carte finale<sup>19</sup>. Le circuit concurrent développé par BNL<sup>20</sup> en 65 nm CMOS ne sera disponible qu'à l'été 2017 et sera aussi testé par le LAL sur un banc commun développé conjointement par les deux laboratoires.

Si le design développé par l'IN2P3 est choisi, LAL et Omega désirent prendre en charge la production (en 2019-2020) et le test des 30000 circuits (en laboratoire si une infrastructure existe à l'IN2P3, ou en sous-traitance). Avant cela, un prototype final sera réalisé, au plus tard en 2019 si deux itérations sont nécessaires, accompagné de tests d'irradiation. Dans le cas contraire, les contributions des deux équipes pourraient se recentrer davantage sur la carte d'étalonnage. Une participation du LAL aux tests d'une fraction des 1500 FEBs (entre 2022 et 2024), telle que lors la construction, est envisagée à condition d'identifier les moyens humains nécessaires, dont au moins un CDD de 36 mois.

## Cartes d'étalonnage

Les cartes d'étalonnage [17] sont utilisées pour injecter des signaux en courant précisément calibrés directement à l'entrée des cellules des calorimètres LAr, sauf dans le cas des calorimètres avant (FCal) où

---

18. Ces deux équipes étaient déjà impliquées sur ces éléments lors de la construction, ainsi que sur les mémoires analogiques.

19. Cette décision doit être prise dans le TDR Argon Liquide fin septembre.

20. Brookhaven National Laboratory




FIGURE 21 – Gauche : schéma du préamplificateur développé par Omega. Droite : mesure de la linéarité du préamplificateur 25  $\Omega$

les signaux d'étalonnage sont envoyés directement à l'entrée de la FEB. La non linéarité intégrale de la sortie d'étalonnage et l'uniformité entre voies doivent être d'environ 0.1% pour corriger avec précision la réponse de la FEB.

La partie analogique de la carte d'étalonnage actuelle a été conçue en utilisant la technologie DMILL, et qualifiée pour un niveau de radiation compatible avec la dose attendue au HL-LHC. Cependant, cette technologie n'est plus disponible aujourd'hui, et le nombre de composants et de cartes de rechange est limité. De plus, le protocole de dialogue (SPAC) actuellement utilisé pour contrôler les cartes d'étalonnage ne sera plus disponible pendant la phase 2 du LHC, et l'option de remplacer seulement la partie numérique des cartes n'est pas possible. Enfin, la carte actuelle utilise de nombreuses lignes d'alimentation en tension différentes, qui pourraient devoir être unifiées avec le système de distribution de tension des nouvelles FEB. Toutes ces considérations amènent au design de nouvelles cartes d'étalonnage, qui résoudront ces nouvelles exigences, alors que la conception globale restera assez similaire :

- Dans certaines régions du calorimètre, les préamplificateurs de 1 mA et 5 mA seront remplacés par, respectivement, des préamplificateurs de 2 mA et 10 mA afin d'éviter une saturation de l'amplitude. Pour étalonner la gamme dynamique nécessaire, le système d'étalonnage doit délivrer des impulsions d'au moins 7.5 V (actuellement seulement 5 V).
- Les temps de descente du signal d'étalonnage avaient été spécifiés dans une plage de  $\pm 2\%$ , pour minimiser la dépendance de l'amplitude des signaux après la mise en forme. Cependant la procédure d'étalonnage actuelle corrige maintenant cet effet en mesurant directement le temps de descente de chaque signal. Par conséquent, des inductances avec une tolérance de  $\pm 5\%$  pourront être utilisées sur les nouvelles cartes.
- La carte actuelle comprend huit puces de *delay* capables de synchroniser les signaux d'étalonnage avec un pas de 1 ns, pour corriger les différentes longueurs de câble et idéalement mesurer avec précision la forme des signaux en sortie des FEB. Cependant, ces puces n'ont pas été utilisées pendant les runs 1 et 2 du LHC, car l'ajustement de la synchronisation se fait via un autre système (TTC). Les puces de *delay* ne seront donc pas implémentées dans la nouvelle version des cartes.
- Le commutateur (*switch*) à haute fréquence, élément clef du design de la carte doit garantir un *offset* et une charge injectée minimaux. Ces deux exigences pour la nouvelle carte sont à spécifier grâce à une analyse des données d'étalonnage actuelles.

Les difficultés majeures de cette carte sont de concevoir le *switch* haute fréquence pouvant accepter des signaux de grande amplitude et le DAC 16 bits, puis le routage de la carte complète. Une technologie HV-CMOS est investiguée par Omega et un prototype devrait être réalisé en 2017 et testé par le LAL et le LAPP. Quelques voies complètes devront être fabriquées en 2019-2020 et testées sous irradiation, avant la production des  $\sim 150$  cartes en 2021-2022. Seuls des laboratoires IN2P3 sont actuellement impliqués dans cette activité. Le LAL et Omega proposent de concevoir et tester l'ASIC (contenant *switch* et DAC) alors que le LAPP prendrait en charge la conception et la production des cartes.

### 3.3 Électronique de traitement du signal (CPPM, LAPP)

#### Principe de fonctionnement

Le LAr Signal Processor (LASP) est chargé de recevoir les données brutes en provenance des nouvelles cartes *front-end* du calorimètre (FEB2), de calculer avec précision l'énergie et le temps d'arrivée des signaux détectés par le calorimètre, de gérer l'interface avec le système de déclenchement niveau 0 (L0) et niveau 1 (L1) et de stocker en mémoire-tampon les données à transférer au TDAQ en cas d'acceptation du L1. Le LASP devra être compatible avec le mode de fonctionnement le plus exigeant, celui qui prévoit un niveau d'acceptation à 4 MHz pour L0 et 0.8 MHz pour L1 avec une profondeur de mémorisation de  $10\ \mu\text{s}$  et  $60\ \mu\text{s}$  respectivement, et une latence de  $1.4\ \mu\text{s}$  pour fournir les données à l'entrée du système d'extraction de caractéristique (FEX) du L0. Le LASP recevra ces données par des fibres optiques, offrant 8.96 Gbps chacune, selon le protocole lpGBT FEC5. Le traitement sera effectué grâce à des FPGAs de haute performance permettant l'analyse d'un grand nombre de voies. La cartographie du routage des cellules vers les FPGAs résultera d'un travail mené conjointement avec la communauté TDAQ. Il sera ainsi possible de prendre en compte les données des différentes couches du calorimètre et des cellules voisines, si nécessaire.

Des algorithmes de filtrage numérique seront utilisés pour réduire le bruit électronique et d'empilement. Différents filtres sont actuellement étudiés, en simulation et grâce à l'utilisation des mesures faites avec le démonstrateur phase 1 en service sur le calorimètre, afin de conduire au choix optimal, compatible avec les performances des FPGAs. La solution de base prévoit une électronique *front-end* à deux gains, numérisés en parallèle par deux ADC de 14 bits. Les deux flux de données sont envoyés au *back-end* qui sélectionnera le bon gain, les deux flux étant traités en parallèle.

Pour ce qui est des mesures d'énergie et de temps, le taux de données doit subir une réduction d'un facteur environ 40 avant d'être adressé au système TDAQ par l'intermédiaire de modules FELIX qui reçoivent les données à 10.24 Gbps selon le protocole lpGBT. Les données traitées seront envoyées au L0 et au système de déclenchement global après sommation et réduction de données. La sommation devra respecter les arrangements effectués pour la phase 1. Les informations par tour de déclenchement devront être arrangées de la même manière pour les modules FEX.

Quatre mémoires différentes sont installées dans le système (voir figure 22 (gauche)) : une pour les données brutes (où les données des deux gains et la décision sur le choix du gain sont écrits), une pour les données de précision (énergie et temps) et enfin deux autres dédiées au FEX (où sont stockées les énergies sommées ou "pré-amas") et au L0 (pour les données après réduction). Les données dans les mémoires "brute" et "de précision" sont supprimées quand elles ne sont pas acceptées par le L0. En supposant que 480 canaux seront traités dans un FPGA, et en utilisant 64 bits pour la mesure de l'énergie, du temps, du facteur de qualité et du gain, il en résulte que 1.2 Tbps devront être écrits en continu en mémoire, ce qui est possible avec les FPGAs modernes, mais reste difficile à cause des exigences sur la bande passante d'accès à la mémoire. Cela demande donc à être étudié pour améliorer l'accès et la sélection des données. Le système nécessitera 770 fibres et ports FELIX (deux fibres par FPGA). Les données étant sélectionnées à partir de mémoires différentes et pour permettre d'exploiter le système avec une latence fixe pour le flux de données L0, une interface TTC devra être installée dans les FPGAs.




FIGURE 22 – Vue schématique des différents blocs de fonctionnement et du chemin des données du LASP (gauche). Mezzanine de la carte LDPS (phase 1), appelée carte LATOME, équipée d’un FPGA ARRIA10 et de 48 fibres (droite).

### Réalisations techniques

Pour ce qui est de l’architecture matérielle, le LASP ressemblera beaucoup au LDPS construit pour l’*upgrade* de phase 1 du calorimètre. L’IN2P3 a la maîtrise d’œuvre de la carte mezzanine (quatre cartes mezzanines par LDPS) appelée LATOME, dont l’élément central est un FPGA de dernière génération ARRIA10. Celui-ci est connecté à un réseau de fibres optiques (5 Gbps en entrée, 10 Gbps en sortie) par l’intermédiaire de convertisseurs électro-optiques de type  $\mu$ Pod de 12 fibres chacun. La dernière version prototype de cette carte réalisée par le LAPP est présentée dans la figure 22 (droite). Le LASP sera globalement 10 fois plus puissant que le LDPS : le système complet proposé comportera 300 à 400 FPGA (de type STRATIX10), contre 124 pour le LDPS, chaque FPGA comportant une centaine (96 ou 144) de “*transceivers*”, contre 48 aujourd’hui. Le choix de la technologie (ATCA, PCIe40) pour le LASP est en discussion. L’expertise acquise à l’IN2P3 (ATLAS, LHCb au CPPM) permettra de définir les critères de choix. Tout le travail d’étude, de schématisation et de routage de ces cartes peut être pris en charge au LAPP ou au CPPM. Le recours à la sous-traitance est indispensable pour ce qui est de la fabrication des circuits-imprimés et du câblage des cartes. Le test des cartes prototype et de petite série peut s’effectuer dans les laboratoires, mais la série finale devra être testée par le ou les fabricants, à l’aide d’un banc de test qui leur sera fourni. Le LASP comportera des transmissions de données par fibres optiques à 30 Gbps. Le débit maximum des liaisons actuellement utilisées sur nos systèmes est plutôt de l’ordre de 12 Gbps. Cet accroissement de débit devra être pris en compte dans la phase très délicate du routage des cartes, et nécessitera l’investissement dans un oscilloscope de bande passante élevée pour caractériser la transmission (relevés de diagrammes de l’œil). Un ou plusieurs prototypes seront étudiés et testés dans un environnement réaliste afin de valider complètement la solution retenue avant production.

L’IN2P3 a acquis une expérience solide dans le domaine du *software online* et d’acquisition au cours du run 1 et du run 2, ainsi que pour les développements liés au LDPS, avec en particulier l’utilisation de la nouvelle carte de readout FELIX. Les équipes du CPPM et du LAPP souhaitent poursuivre leur engagement dans ce domaine où l’IN2P3 est particulièrement impliqué.

La phase de recherche et développement pour ce système doit durer jusqu’en fin 2021, avec l’élaboration d’un premier prototype mi-2021. S’ensuivra une phase de production entre 2023 et 2024, pour une installation et mise en service en 2025. Le suivi de production de ces cartes nécessitera l’embauche de deux CDD, l’un au LAPP et l’autre au CPPM pendant deux et trois ans, respectivement. Le LAPP et le CPPM, qui sont déjà les acteurs principaux des cartes LDPS de phase 1, désirent avoir la maîtrise d’œuvre du système et construire les cartes porteuses des FPGAs.

### 3.4 Résumé des implications

Les groupes ATLAS de l'IN2P3 désirent s'impliquer dans trois activités majeures des améliorations de la lecture des calorimètres à argon :

- la carte de lecture frontale, avec notamment la production du circuit d'amplification et de mise en forme, soit de l'ordre de 30000 puces (LAL et Omega) ;
- la production des cartes d'étalonnage, au nombre de 150 environ (LAL, LAPP et Omega) ;
- la maîtrise d'oeuvre des cartes de traitement numérique contenant au total 300 à 400 FPGAs (CPPM et LAPP).

La table 5 résume le nombre de personnes impliquées (et les ETP correspondant) pour les physiciens et les IT, ainsi que le nombre de mois de CDD nécessaires pour le programme proposé.

Laboratoire	Nombre de physiciens (ETP)	Nombre d'IT (ETP)	CDD en mois
CPPM	3 (0.75)	4 (2.7)	36
LAL	3 (0.8)	1 (0.3)	36
LAPP	5 (1.5)	7 (4.8)	24
Omega	0	4 (0.8)	0
Total	11 (3.05)	16 (8.6)	96

TABLE 5 – Membres de l'IN2P3 engagés dans la mise à jour du calorimètre à argon liquide (avril 2017). Les noms des chercheurs sont donnés dans l'annexe A. Les besoins en CDD sont ceux nécessaires lors de la période de production/tests.

## 4 Mise à niveau du calorimètre à tuiles scintillantes (LPC)

Le calorimètre hadronique d'ATLAS fonctionne sur le principe de calorimétrie à échantillonnage, avec des plaques constituées d'un alliage fer-carbone jouant le rôle du milieu absorbant et des tuiles scintillantes celui du milieu actif. La lumière produite dans les tuiles est alors acheminée jusqu'aux tubes photo-multiplieurs (PMT) qui permettent la conversion du signal lumineux en signal électrique, traité ensuite par l'électronique de lecture. L'amélioration du calorimètre à tuiles pour la phase de haute luminosité du LHC consiste à repenser les éléments suivants :

1. la structure mécanique portant les PMT et leur électronique (tiroirs), afin de rendre le système plus simple à manipuler et plus fiable ;
2. l'électronique de lecture embarquée (ou frontale) et déportée, pour remplacer l'électronique actuelle en fin de vie et rendre le système plus performant ;
3. le système de basse tension pour l'électronique de lecture, afin de rendre le système plus fiable ;
4. le système de haute tension pour les photo-multiplieurs, afin de rendre le système plus fiable ;
5. le système de répartition de haute tension sur les dynodes du PMT (ponts diviseurs), afin de rendre le système plus fiable.

### 4.1 Genèse et calendrier du projet, état de l'art

L'IN2P3 est impliqué via le LPC dans le calorimètre hadronique d'ATLAS depuis sa construction jusqu'à son fonctionnement (surveillance et étalonnage) durant les prises de données du run 1 et du run 2 du LHC. Il a donc été naturel pour l'équipe du LPC de capitaliser sur son expertise pour l'amélioration de ce sous-détecteur en vue de la phase de haute luminosité du LHC, dont les projets R&D ont démarré en 2005 au

LPC. Ils sont au nombre de quatre : les ponts diviseurs actifs<sup>21</sup> (pas d’option concurrente), le système de haute tension (une option concurrente d’ANL<sup>22</sup>, les tiroirs (pas d’option concurrente) et l’électronique embarquée (deux options concurrentes d’ANL et de l’université de Chicago).

L’avancement du projet au niveau d’ATLAS se traduit par une première description du calorimètre à tuiles pour la phase 2 dans le *Scoping Document* [4] commun à tous les sous-détecteurs. Plus récemment, l’IDR du calorimètre hadronique a été terminée et donne une vision plus détaillée du projet et des différents prototypes. Le comité de revue a jugé solide le projet de mise à jour du calorimètre à tuiles, et recommande de procéder à la rédaction du TDR (pour fin septembre 2017). Cette étape est particulièrement importante puisqu’elle s’accompagne d’une (pré-)sélection des technologies choisies pour la construction.

En termes d’implication pour l’IN2P3, deux des sous-projets développés au LPC, les ponts diviseurs et les tiroirs, ont déjà été acceptés par la collaboration. Les technologies correspondantes ont été transférées à d’autres laboratoires en vue de la production ; le LPC gardera un rôle de consultant. Les deux autres sous-projets portés par l’IN2P3, à savoir le système de haute tension et l’électronique de lecture embarquée, sont en concurrence avec d’autres options. Par conséquent, la (pré-)sélection de la fin de l’année 2017 aura un impact non négligeable en termes de visibilité de l’IN2P3 au sein de la collaboration du calorimètre à tuiles. En ce qui concerne l’électronique de lecture, un ASIC appelé FATALIC a été totalement développé au LPC et un choix favorable aurait un fort impact positif pour l’IN2P3. Cependant, le LPC s’engage à participer à la production à hauteur de 50% de la production de l’électronique frontale quelque soit l’option choisie, l’autre moitié étant prise en charge par l’université de Chicago (qui soutient l’une des deux options concurrentes). En ce qui concerne le système de haute tension, un choix en faveur de l’option développée au LPC est bien sûr important, mais la production du système sera prise en charge par nos collègues de Lisbonne, avec le LPC en consultant principal. Le transfert de technologie a déjà été amorcé.

L’enjeu majeur de l’IN2P3 pour la phase 2 du calorimètre hadronique porte clairement sur l’électronique de lecture embarquée. C’est sur ce point que la compétition est la plus importante, avec trois options au total, et que le LPC a concentré ses efforts ces dernières années. L’électronique embarquée comporte trois éléments, comme indiqué sur la figure 23 : une première carte qui se branche directement à chaque photomultiplicateur, une seconde carte appelée *main board* qui gère les signaux de douze canaux et une troisième carte appelée *daughter board* qui gère l’interface avec l’électronique déportée. Seules les deux premières cartes sont spécifiques à chaque option.




FIGURE 23 – Schéma de l’électronique frontale du calorimètre à tuiles montrant les différentes cartes depuis les PMTs jusqu’à l’électronique déportée. La photo d’un tiroir complet illustre l’agencement des douze PMTs et des cartes électroniques.

21. Les canaux du calorimètre les plus sensibles à l’empilement ont été équipés en 2013-2014 de ponts diviseurs actifs développés lors de cette R&D.

22. Argonne National Laboratory

Les trois systèmes concurrents ont les caractéristiques suivantes :

- **l'option 3-in-1** proposée par l'université de Chicago est une évolution de l'électronique actuelle basée sur des composants discrets. Cette solution bénéficie de l'expérience acquise durant les campagnes de prise de donnée du LHC, tant pour l'aspect purement matériel que pour l'aspect simulation et reconstruction du signal. La maturité de cette option n'impose pas de contrainte particulière sur le calendrier existant. En dépit de performances satisfaisantes observées lors des runs 1 et 2, l'inconvénient majeur de cette option réside dans sa complexité matérielle et son manque de fiabilité potentiel (pannes, radiations) inhérent à toute électronique discrète. À noter que la carte 3-in-1 envoie un signal analogique, numérisé dans un second temps dans la *main board*, qui contient donc convertisseurs analogique-numérique et FPGAs.
- **l'option QIE** proposée par l'ANL est basée sur un circuit intégré qui a déjà été utilisé dans les expériences CDF et CMS. La spécificité de cette électronique est de couvrir une grande gamme dynamique grâce à une réponse intrinsèquement non linéaire, linéarisée via la fonction de réponse mesurée préalablement. Les budgets d'ANL pour la R&D et la production relative au calorimètre hadronique ont été stoppés. La seule possibilité pour que QIE soit choisie serait donc qu'un autre institut reprenne ce projet, sachant que l'ASIC en est à sa douzième version.
- **l'option FATALIC** proposée par le LPC est un circuit intégré conçu spécialement pour le calorimètre à tuiles. Son principe de fonctionnement est détaillé dans la section 4.2. L'avantage de cette option est sa technologie intégrée, CMOS 130 nm, recommandée par le CERN pour sa tenue aux radiations. La simplicité matérielle est aussi un point fort de cette électronique. Avec une numérisation du signal dans l'ASIC et la possibilité de supprimer les FPGAs de la *main board*, la chaîne de lecture contient peu de composants comparé à la 3-in-1, et concentre tous les éléments importants dans le circuit intégré. Le point faible principal de cette option concerne le calendrier : le dernier prototype sera testé vers fin juin, ce qui représente un facteur de risque important compte-tenu du TDR à rendre en octobre. Si les mesures confirment les simulations, alors cette option est tout à fait compétitive, sinon le choix de FATALIC est exclu. Enfin, une nouvelle fonderie sera nécessaire si cette option est choisie et la reconstruction du signal et simulation de l'électronique restera à affiner. À noter cependant que l'ensemble du groupe de travail du calorimètre à tuiles participera à ces tâches.

L'ensemble des travaux de R&D a conduit à plusieurs productions scientifiques avec plusieurs réalisations techniques (cartes d'électronique, fonderies, structures mécaniques, etc ... ), ainsi que plusieurs présentations et posters en conférences internationales [18, 19, 20, 21]. Deux thèses sont également en cours avec des soutenances prévues pour fin 2020.

## 4.2 Électronique frontale FATALIC

L'électronique développée au LPC est constituée de plusieurs cartes (*All-In-One* et *Main Board*), ainsi que du circuit intégré FATALIC (Front-end for ATLAS tile Integrated Circuit), élément principal de la chaîne de lecture, qui est décrit dans cette section. Une cinquième version du circuit (FATALIC5), qui était nécessaire pour corriger certains problèmes de la quatrième version (FATALIC4b), est actuellement en fonderie.

### Principe de fonctionnement

FATALIC est un circuit intégré basé sur la technologie CMOS 130 nm permettant la lecture du courant délivré par le photo-multiplicateur, sur une gamme dynamique allant de  $\mathcal{O}(10\text{ fC})$  jusqu'à  $\mathcal{O}(1\text{ nC})$ . Pour atteindre la linéarité nécessaire sur cette gamme, le système utilise trois gains dans des rapports  $\times 1$ ,  $\times 8$  et  $\times 64$ . Chaque gain possède un convoyeur de courant, un filtre de mise en forme et un convertisseur analogique-numérique de 12 bits échantillonnant le signal à 40 MHz, émulant une électronique de 18 bits. Pour des raisons de débit, il n'est possible de sortir que deux gains parmi les trois : un système de sélection

automatique entre le gain haut et le gain bas est implémenté, sachant que le gain moyen est toujours sorti. En plus de ces trois gains, un intégrateur lent est ajouté afin de mesurer des faibles courants allant jusqu'à  $\mathcal{O}(0.3\text{ nA})$ , nécessaire à l'étalonnage du calorimètre. L'ensemble de la structure de FATALIC est explicité en figure 24.




FIGURE 24 – Schéma de principe de FATALIC, avec le bloc analogique traitant le courant du photomultiplicateur et la mise en forme du signal, les convertisseurs analogique-numérique ainsi que le traitement du signal numérisé avec la sélection automatique des gains.

## Performances

FATALIC4b a pu être testé sur un banc de test au LPC (linéarité et bruit) et en faisceau-test au CERN (détection de muons). Malgré des performances tout à fait compétitives (linéarité meilleure que 1%, bruit de 7 à 10 fC), le système montrait un manque de stabilité suivant les différents canaux. Les problèmes sous-jacents ont été compris et corrigés pour FATALIC5 et ses cartes associées. Par ailleurs, FATALIC4b n'est pas capable de lire avec la précision requise les faibles courants des signaux d'étalonnage. Ici encore, l'échec de la stratégie envisagée a été compris et corrigé pour la version suivante. La figure 25 montre un échantillon de résultats expérimentaux de FATALIC4b, illustrant le bruit électronique de la chaîne de lecture mesuré en faisceau-test, la linéarité du gain haut mesurée sur banc de test avec l'injecteur de charge, ainsi que la détection de muons observée en faisceau-test. Par ailleurs, la reconstruction de l'énergie à partir du signal de FATALIC a été étudiée grâce à une simulation numérique simplifiée. La stratégie pour exploiter au mieux les trois gains de FATALIC, ainsi que le filtrage optimum du signal numérisé, ont été déterminés. En supposant un bruit électronique de 7 fC par échantillon, la résolution en énergie moyennée sur la gamme 0.1 GeV-1.5 TeV est de l'ordre de 0.5%. La contribution du bruit dû à l'empilement à la résolution en énergie est en cours d'étude.

## 4.3 Résumé des implications

Le LPC aura un rôle de consultant dans la production des ponts diviseurs et des tiroirs, ainsi que dans le système de haute tension si l'option qu'il propose est acceptée. Il s'engage à participer à la production de l'électronique frontale à hauteur de 50% quelque soit l'option choisie.

La table 6 résume le nombre de personnes impliquées (et les ETP correspondant) pour les physiciens et les IT, ainsi que le nombre de mois de CDD nécessaires pour le programme proposé.




FIGURE 25 – Bruit électronique en faisceau-test (à gauche), linéarité du gain haut en banc de test (au milieu), corrélation de l’énergie (coups ADC) vue par les deux PMT d’une même cellule irradiée par un faisceau de muons (à droite).

Laboratoire	Nombre de physiciens (ETP)	Nombre d’IT (ETP)	CDD en mois
LPC	2 (1.7)	5 (3)	24
Total	2 (1.7)	5 (3)	24

TABLE 6 – Membres permanents de l’IN2P3 engagés dans la mise à jour du calorimètre à tuiles (avril 2017). Les noms des chercheurs sont donnés dans l’annexe A. Les besoins en CDD sont ceux nécessaires lors de la période de production/tests.  
résumé

## 5 Détecteur de temps à haute granularité HGTD

### 5.1 Contexte et vue d’ensemble du projet

L’augmentation attendue du flux de particules dans la phase de haute luminosité du LHC, avec une valeur instantanée pouvant atteindre  $L = 7.5 \times 10^{34} \text{cm}^{-2}\text{s}^{-1}$ , aura un impact important sur l’empilement avec potentiellement 200 interactions par croisement de faisceaux. Les performances pour les électrons et les photons, ainsi que pour les jets et l’énergie transverse manquante seront fortement dégradées dans les parties bouchons et à l’avant du détecteur, où la granularité du calorimètre électromagnétique est plus grossière.

Un détecteur hautement granulaire permettant une mesure précise du temps (“High Granular Timing Detector”, ou HGTD) fait l’objet d’une proposition qui est en cours d’évaluation dans ATLAS. La décision sur la poursuite du projet est prévue pour septembre 2017. Il serait installé devant les parties bouchons du calorimètre électromagnétique à argon liquide, couvrant la région en pseudo-rapacité  $2.4 < |\eta| < 4.2$ . Les objectifs sont la diminution des effets d’empilement pour le déclenchement du niveau zéro et pour la reconstruction hors ligne des événements. Ainsi, quatre couches de capteurs silicium, éventuellement en alternance avec des couches de tungstène, constituent ce nouveau détecteur devant fournir une mesure temporelle précise pour les particules au minimum d’ionisation. Une résolution en temps de l’ordre de 50 ps par cellule sera nécessaire pour permettre d’associer les dépôts d’énergie aux jets issus des collisions proton-proton. Chaque cellule présente une surface de quelque  $\text{mm}^2$ , avec au total, plusieurs millions de voies de lecture composant ce détecteur hautement granulaire. De plus, les deux contraintes importantes sur la conception de HGTD sont son épaisseur maximale possible, de l’ordre 45 mm<sup>23</sup> et le niveau de radiation intégré, jusqu’à quelques  $10^{15} \text{n/cm}^2$ . Les informations fournies permettront de réduire significativement les

23. L’épaisseur totale est de 65 mm incluant le support et l’enceinte froide.

effets d’empilement, tout en maintenant une bonne efficacité de sélection et de reconstruction pour les jets issus de la collision. Ces améliorations seront particulièrement pertinentes pour les processus de physique avec des jets à l’avant, comme la fusion des bosons vecteurs et pour les signatures d’événements avec une importante énergie transverse manquante.

L’IN2P3 est l’un des instituts leaders du projet HGTD, dont il est partie prenante depuis son origine en 2015. Le projet HGTD a pu bénéficier des développements entrepris dans les collaborations Calice et CMS et du partage des expertises acquises par le projet ITk. Des efforts communs avec CMS sont mis en oeuvre pour le partage des coûts de soumission des runs et pour la réutilisation des développements pour l’un ou l’autre projet, notamment pour l’électronique. Outre les aspects instrumentaux développés dans la suite du document, l’IN2P3 contribue fortement aux activités de simulation pour l’optimisation du détecteur et de mise au point des différents algorithmes de reconstruction des événements. Il est aussi très impliqué dans la mise en oeuvre des tests en faisceau et dans l’analyse des données.

Du point de vue du calendrier, le projet HGTD a été présenté au mois de mars 2017 à la collaboration ATLAS en vue de l’IDR qui aura lieu en septembre 2017. Si le projet est approuvé, le TDR sera soumis en 2018.

### Intérêt de l’information temporelle dans les algorithmes de reconstruction

La complexité attendue pour l’analyse des événements, et la difficulté à distinguer ceux issus de la collision à grand transfert d’impulsion par rapport aux 200 interactions d’empilement supplémentaires, sont les principaux enjeux de la phase de haute luminosité du LHC. En effet, à cette haute luminosité, la densité de collisions sera de l’ordre de 1.6 à 2.5 vertex par mm, rendant difficile leur identification par le détecteur de traces à grande rapidité ( $|\eta| > 2.5$ ). De plus, la reconstruction des vertex se complexifie aussi du fait de la contamination par les interactions d’empilement se produisant à la même position en  $z$ . L’exploitation de la distribution spatiale et temporelle des collisions au LHC devrait permettre d’améliorer cette reconstruction. Avec une dispersion en temps de l’ordre de 180 ps, les interactions proches spatialement pourraient être distinguées en temps. La résolution temporelle attendue pour HGTD pourrait être de l’ordre de 30 ps/mip, conduisant ainsi à une réduction de l’empilement par un facteur  $180/30 = 6$ , soit le niveau actuel du LHC. La figure 26 illustre cet effet, en montrant la distribution en temps et spatialement en  $z$  de la région des vertex. Les vertex primaire et d’empilement ne sont pas distinguables en position, mais peuvent être séparés en temps.




FIGURE 26 – Distributions en temps et spatiale en  $z$  de la région des vertex, pour les événements d’empilement en bleu et pour ceux du vertex primaire en rouge, les lignes pointillées représentant les vertex reconstruits. À droite, le vertex primaire a été placé à  $z = 0$ .

## Principe de détection

Pour obtenir une résolution temporelle de 30 ps, un nouveau type de détecteur silicium appelé “*Low Gain Avalanche Diode*” (LGAD) avec amplification interne de charge a été choisi parmi les différents types de capteurs existants, en vue de la proposition HGTD. Le niveau de résolution en temps de l’ordre de 30 ps/mip a déjà été obtenu dans des expériences de physique des haute énergies, en utilisant des scintillateurs, ou de la lumière Čerenkov, lus par des “*Multi-Channel Plate*” (MCP) ou des photomultiplicateurs silicium (SiPM) [22]. La faiblesse de ce type de détecteur réside dans leur manque de résistance aux radiations, rendant leur utilisation délicate auprès des collisionneurs hadroniques. Il existe des détecteurs silicium suffisamment fins, de type pixels, utilisés comme détecteurs de traces qui sont relativement résistants aux radiations et ayant une réponse rapide. Cependant, le rapport signal sur bruit est défavorable et limite la résolution temporelle [22]. Depuis quelques temps, ce nouveau type de détecteur silicium LGAD est en cours de développement, notamment par CNM [23], dans le cadre de la collaboration RD50. Ce type de capteurs présente un gain compris entre 5 et 50 grâce à l’ajout d’une région fortement dopée p, placée sous la région d’implantation type-n, comme décrit sur la figure 27. Avec un temps de montée de 0.5 ns et une durée de 1 ns pour une épaisseur de 50  $\mu\text{m}$ , le signal est plus lent que celui d’une diode PIN standard. La figure 27 montre le gain interne qui, associé à une électronique adaptée, permet d’atteindre un rapport signal sur bruit suffisant pour obtenir une résolution temporelle de 20 à 30 ps.




FIGURE 27 – Gauche : principe de fonctionnement des détecteurs de type LGAD - Le gain est créée grâce au phénomène d’avalanche dans la région dopée p. Droite : courant induit par une particule au minimum d’ionisation dans un capteur LGAD. Les courbes rouge et bleue décrivent le courant provenant des paires électron-trou pour une diode PIN. Quand les électrons atteignent la zone d’amplification, de nouvelles paires électron-trou sont créées, et les trous dérivent jusqu’à la région dopée p.

## Mesure de la résolution en temps

De premières mesures de la résolution en temps ont été entreprises en 2016 avec un faisceau de particules et sous irradiation pour des capteurs LGAD composés d’un “*pad*” unique, de dimension  $1.3 \times 1.3 \text{ mm}^2$ . Ces mesures ont été effectuées par la collaboration RD50 [24] et le groupe ATLAS-HGTD. La figure 28 montre la résolution en temps, en fonction de la tension et du gain, pour trois capteurs LGAD produits par CNM. Ces mesures ont été obtenues avec un faisceau de pions de 120 GeV, au CERN, en novembre 2016. Pour un gain donné, le capteur LG34 présente une moins bonne résolution en temps, due à une concentration plus importante de dopants. Les autres capteurs atteignent une résolution temporelle de l’ordre de 25 ps. Récemment, Hamamatsu Photonics (HPK) a également produit des capteurs LGAD

d'épaisseur  $50\ \mu\text{m}$ . Des mesures préliminaires en laboratoire montrent des résultats comparables à ceux de CNM. Dans la perspective d'une production massive<sup>24</sup>, avoir deux fournisseurs est un aspect important pris en considération.




FIGURE 28 – Résolution en temps des capteurs CNM LGAD ( $pad$  de  $1.3 \times 1.3\ \text{mm}^2$  et de  $50\ \mu\text{m}$  d'épaisseur) en fonction de la tension de polarisation (à gauche) et du gain (à droite). La ligne en pointillés représente la contribution du “jitter” de l'électronique.

Dans le contexte de l'expérience ATLAS, les capteurs seront exposés à un haut niveau de radiation, jusqu'à quelques  $10^{15}\ \text{n/cm}^2$  et l'électronique à plusieurs centaines de MRad, présentant le risque d'une altération des performances. Des résultats récents sur les capteurs CNM [25] montrent qu'il est possible de maintenir le gain constant en augmentant la tension de polarisation jusqu'à un niveau de radiation de  $3 \times 10^{14}\ \text{n/cm}^2$ . Pour des valeurs de l'ordre de  $4 \times 10^{15}\ \text{n/cm}^2$ , le gain diminue à 8 ou 10, engendrant une résolution en temps de l'ordre de 50 ps par couche et par mip. La combinaison de la mesure donnée par quatre couches consécutives devrait permettre de retrouver les 30 ps escomptées.

## 5.2 Capteurs (LPNHE)

La contribution de l'IN2P3 aux capteurs concerne leur caractérisation en utilisant les différentes infrastructures existantes au LPNHE. Dans un premier temps, il s'agit de travailler sur l'optimisation des détecteurs LGAD, pour pouvoir ensuite mettre en oeuvre les tests pour leur acceptation finale pour HGTD.

Avant l'assemblage des modules de détecteur, la fonctionnalité des capteurs doit être validée. La première caractérisation concerne les aspects électriques avec les mesures courant-tension (I-V) et capacité-tension (C-V). Ces mesures permettent d'évaluer le courant de fuite et la tension de *breakdown*. Un exemple de courbe I-V pour un capteur LGAD est présenté sur la figure 29. Les courbes C-V permettent la détermination de la tension de déplétion du capteur. Un exemple de courbe C-V est présenté sur la figure 29. Ces mesures sont effectuées grâce à une machine à pointe installée en salle blanche au LPNHE. Pour caractériser des surfaces plus grandes avec 400 *pads*, une carte d'interface dédiée devra être conçue.

Un autre type d'études concerne la caractérisation de la collection de charges, effectuée grâce à un laser infra-rouge ou visible et une source radioactive. L'intégrale en temps du signal correspondant à la charge, ainsi que son développement temporel peuvent être caractérisés de cette manière. La quantité de charges et la forme du signal peuvent être étudiées en fonction de la tension de polarisation, de la face illuminée et de la température pour en déduire la tension optimale de fonctionnement et les dérives des électrons et des trous. Un dispositif laser pour ces études, installé en salle propre, est disponible au LPNHE ainsi qu'un système avec source radioactive, scintillateurs plastiques et photomultiplicateur.

24. La surface totale est d'environ  $11\ \text{m}^2$ .




FIGURE 29 – Courbes I-V (à gauche) et C-V (à droite) pour quatre capteurs LGAD de quatre *pads*, produits par HPK.

### 5.3 Électronique (LAL, Omega)

Les contributions de l'IN2P3 à l'électronique prises en charge par le LAL et Omega concernent l'électronique de lecture et en particulier la conception de l'ASIC, lequel profite de la synergie avec les développements d'ASIC également réalisés par Omega dans le cadre de CMS HGCal. Une implication importante d'Omega et du LAL pour la conception de l'ASIC de lecture est prévue.

L'enjeu est de préserver l'excellente résolution temporelle intrinsèque des capteurs LGAD en concevant un ASIC adapté à des modules de grandes dimensions, tout en conservant une contribution minimale du *jitter* de l'électronique à la résolution en temps. La résolution intrinsèque du capteur, limitée à haut gain par la non-uniformité spatiale du dépôt d'énergie, est de l'ordre de 25 ps. Par conséquent, la contribution du *jitter* de l'électronique doit être inférieure à 20 ps. Pour cela, le rapport signal sur bruit doit être supérieur à 10, impliquant la mise en oeuvre d'une électronique bas bruit. L'environnement de radiation jusqu'à 600 MRad et une puissance dissipée inférieure à quelques mW/canal sont des contraintes supplémentaires à prendre en considération. Un premier prototype (ALTIROC0) a été conçu par Omega, en technologie CMOS 130 nm, avec quelques voies de lecture pour la partie analogique du *front-end* et deux architectures différentes pour la reconstruction du temps, permettant de corriger du "Time Walk" : une première option standard utilisée pour les détecteurs à pixels comprend un discriminateur donnant le temps d'arrivée (TOA) corrigé par un *Time Over Threshold* (TOT) donnant l'amplitude ; la seconde option utilise un discriminateur à fraction constante (CFD). Cette première version équipera les capteurs testés en faisceau en septembre 2017.

Enfin, la troisième contribution à la résolution temporelle est donnée par le *Time to Digital Converter* (TDC) qui devrait être négligeable avec un intervalle de 20 ps. Le schéma de principe de cet ASIC est décrit sur la figure 30. La conception de l'ASIC final comprenant 400 voies, incluant le TDC et la partie numérique, est particulièrement complexe.

Par la suite, une seconde version de l'ASIC (ALTIROC1) sera conçue en intégrant un pré-amplificateur, le mode de discrimination choisi, CFD ou TOT, et un TDC avec un intervalle de 20 ps. Enfin, le design de l'ASIC final ALTIROC2 sera entrepris pour la lecture de LGAD de  $2 \times 2 \text{ cm}^2$  avec des *pads* de  $1 \times 1 \text{ mm}^2$ . Ce design doit être finalisé au cours de l'année 2020. Pour chacune des versions d'ASIC, un processus de validation sera mis en oeuvre avec des tests sur banc, en faisceau et sous irradiation.

### 5.4 Assemblage et tests des modules (LAL, LPNHE)

Les contributions de l'IN2P3 sur les aspects d'assemblage et de tests sont pris en charge par le LAL et le LPNHE. Il s'agit pour le LAL de travailler sur les aspects mécaniques du détecteur et de son intégration




FIGURE 30 – Principe de fonctionnement de l’ASIC : un pré-amplificateur bas bruit suivi d’un CFD ou d’un TOT, numérisé par un TDC. La partie rouge concerne le déclenchement niveau 0.

dans ATLAS, avec les services associés comme le refroidissement. La connexion capteurs-électronique d’une partie des prototypes testés en faisceau en 2016 a été prise en charge par le LPNHE.

Les principaux composants d’un module de détecteur HGTD sont les capteurs et les circuits intégrés d’électronique. Leur qualification nécessite la construction d’un démonstrateur qui sera testé avec un faisceau de particules. La connexion entre l’ASIC et le capteur sera assurée grâce à un procédé de type *bump bonding*, avant l’assemblage du module à proprement parler. Le dessin de gauche de la figure 31 montre une première version de ce type de module pour le démonstrateur. L’ASIC connecté au capteur est collé sur un *flex* de module. Les voies de sortie du signal, l’alimentation et la partie contrôle de l’ASIC sont *wire bonded* au *flex* et routés jusqu’à un connecteur. La tension de polarisation est également acheminée grâce à un connecteur permettant une modularité et le remplacement de certains modules. Les modules sont ensuite fixés à une structure mécanique qui comprend le système de refroidissement au CO<sub>2</sub> et de déshumidification à l’azote sec, un système de “*clamp*” assurant le contact. Le dessin de droite de la figure 31 montre une vue de l’intégration du détecteur HGTD au niveau du cryostat des calorimètres bouchons à argon liquide. Les modules les plus internes, en jaune sur cette figure, seront à remplacer au cours de la durée de vie de l’expérience, compte-tenu de leur exposition à un haut niveau de radiation.




FIGURE 31 – Dessin préliminaire (à gauche) d’un module complet de détecteur pour la version de démonstration comprenant deux ASIC et visualisation (à droite) de principe de l’intégration du détecteur HGTD dans ATLAS, au niveau du cryostat des calorimètres bouchons.

## 5.5 Résumé des implications

Le LAL, le LPNHE et Omega sont les trois laboratoires de l’IN2P3 actuellement impliqués activement dans le projet HGTD. Sur un total de 22 instituts engagés dans le projet, les trois laboratoires de l’IN2P3

représentent plus d'un quart des contributions actuelles. Outre la coordination générale, plus de la moitié des groupes de travail est co-coordonnée par un membre de l'IN2P3. Les contributions envisagées pour la construction concernent les activités suivantes :

- Tests d'une fraction des capteurs au LPNHE avec la machine à pointe également utilisée pour les capteurs ITk. L'achat d'une seconde station peut être envisagé en fonction des besoins cumulés des deux projets.
- Production et tests des puces de lecture par Omega et le LAL et travaux de mise au point de la connexion des capteurs et des puces.
- Contribution à l'assemblage des modules avec le développement au LPNHE, en lien avec le LAL, d'une chaîne d'assemblage des modules.
- Contribution du LAL aux activités d'intégration du détecteur HGTD dans ATLAS.

Laboratoire	Nombre de physiciens (ETP)	Nombre d'IT (ETP)	CDD en mois
LAL	3 (1.5)	4 (1.5)	48
LPNHE	8 (2.0)	1 (0.2)	48
Omega		4 (0.9)	
Total	11 (3.5)	9 (2.6)	96

TABLE 7 – Membres permanents de l'IN2P3 engagés dans le projet HGTD (avril 2017). Les noms des chercheurs sont donnés dans l'annexe A. Les besoins en CDD sont ceux nécessaires lors de la période de production/tests.

Un projet nommé SiTiPP *Silicon Timing for Particle Physic* a été soumis dans le cadre de l'ANR en mars 2017, dans le but d'obtenir notamment deux post-doctorants pour travailler sur le démonstrateur HGTD et les algorithmes de reconstruction.

Pour la construction, deux CDD, chacun d'une durée de 24 mois, seront nécessaires au LPNHE sur la période 2020-2022 pour couvrir les activités de test et d'assemblage des modules. Pour le LAL, deux CDD d'une durée de 24 mois chacun, sont demandés l'un pour les tests des puces électroniques (2020-2022), le second pour participer à l'assemblage au LPNHE ainsi qu'à l'intégration au CERN (2022-2024).

La table 7 résume le nombre de personnes impliquées (et les ETP correspondant) pour les physiciens et les IT, ainsi que le nombre de mois de CDD nécessaires pour le programme proposé.

## Conclusion

Les groupes IN2P3 ont eu un impact important lors de la construction d'ATLAS et représentent actuellement environ 6% de la collaboration. Les contributions IN2P3 à l'*upgrade* d'ATLAS pour le HL-LHC ont fait l'objet d'une demande au comité TGIR fin 2016. Cette demande a été reçue positivement et transmise au Ministère des Finances. Une réponse est attendue pour juin 2017. La table 8 résume la demande par activité, séparée en quatre catégories :

- Core : le budget pour lequel sont reconnues nos contributions dans ATLAS (correspondant au coût estimé des "livrables").
- Non-core : le budget d'accompagnement nécessaire, notamment d'équipement dans les laboratoires.
- CDD : le budget nécessaire pour engager du personnel temporaire lors de la période de construction et d'installation au CERN.
- Aléas : un budget pour couvrir les risques.

L'évolution temporelle de cette demande financière est présentée sur la figure 32. Le coût total de la contribution IN2P3 et la répartition entre projets feront l'objet de discussions entre maintenant et avril 2018 lors de la rédaction des TDR, dans lesquels sont définies après négociation les implications de chacun

Sous-détecteur	Core	Non-core	CDD	Aléas	Total
Trajectographe	11.100	2.575	2.660	0.900	17.235
Calorimètres	4.160	1.260	0.630	0.340	6.280
HGTD	1.970	0.440	0.371	0.238	2.949
Fonds communs	1.485	0	0	0	1.425
Total	18.715	4.275	3.661	1.478	28.129

TABLE 8 – Demande de financement pour le projet ATLAS, en M€. Une contribution financière possible au projet FTK est comprise dans le budget du trajectographe.

des participants dans ATLAS. La matrice financière finale doit être présentée au comité RRB (Research Review Board) du CERN à la session d’avril 2018.




FIGURE 32 – Évolution dans le temps de la demande de financement pour ATLAS.

Ce document ne présente pas les besoins en calcul (demande combinée des quatre expériences LHC à travers LCG-France), ni en logiciels qui seront nécessaires pour traiter l’ensemble des données que fournira le HL-LHC.

## Références

- [1] ATLAS Liquid Argon Calorimeter Phase-I Upgrade Technical Design Report CERN-LHCC-2013-017; ATLAS-TDR-022. <https://cds.cern.ch/record/1602230>
- [2] Fast TracKer (FTK) Technical Design Report CERN-LHCC-2013-007; ATLAS-TDR-021. <https://cds.cern.ch/record/1552953>
- [3] ATLAS Collaboration, “Letter of Intent for the Phase-II Upgrade of the ATLAS Experiment,” LHCC-I-023, CERN-LHCC-2012-022. <https://cds.cern.ch/record/1502664>
- [4] ATLAS Collaboration, ”ATLAS Phase-II Upgrade Scoping Document”, CERN-LHCC-2015-020, LHCC-G-166. <https://cds.cern.ch/record/2055248>
- [5] C. Bee, F. Bombard, N. Bousson, P. Breugnon, Y. Coadou, et al.. Contribution du CNRS/IN2P3 à l’upgrade d’ATLAS. Proposition soumise au Conseil Scientifique de l’IN2P3 du 21 Juin 2012. 2012. <http://hal.in2p3.fr/in2p3-00833284>
- [6] ATLAS Collaboration, ATL-COM-UPGRADE-2017-005, CERN, Geneva, March 2017. <https://cds.cern.ch/record/2257755>
- [7] H. H. et al. ‘ITk Performance and Physics Benchmark Studies : Chapter 4 of the ITk Strip TDR’. ATL-COM-UPGRADE-2016-038 CERN (2016). <https://cds.cern.ch/record/2238601>.
- [8] Insertable B-Layer Technical. 2010. ATLAS Design Report, ATLAS-TDR-19, CERN-LHCC-2010-013. <https://cds.cern.ch/record/1291633>
- [9] M. Bomben *et al.*, “Development of edgeless n-on-p planar pixel sensors for future ATLAS upgrades”, NIM A712 (2013) 41
- [10] M. Bomben *et al.*, “Performance of active edge pixel sensors”, arXiv :1702.01709 [physics.ins-det], submitted to JINST.
- [11] Site internet de la collaboration RD53 , <https://rd53.web.cern.ch/RD53/>
- [12] J. Christiansen and M. Garcia-Sciveres, 2013 RD Collaboration proposal : Development of pixel readout integrated circuits for extreme rate and radiation, CERN-LHCC-2013-008, <http://cds.cern.ch/record/1553467>
- [13] M. Barbero *et al.*, The FE-I4 Pixel Readout Chip and the IBL Module, <http://cds.cern.ch/record/1405045>
- [14] M. Menouni *et al.*, 1 GRad total dose evaluation of 65nm CMOS technology for the HL-LHC upgrades, J. Instrum. (JINST) vol. 10, 2015 (doi :10.1088/1748-0221/10/05/C05009)
- [15] S. Vilalte. MULTI-FLEX PROTOTYPE FOR THE LAYER 2 ATLAS ALPINE STAVES LAYOUT. [Research Report] LAPP-TECH-2016-01, LAPP. 2016. <http://hal.in2p3.fr/in2p3-01377767>
- [16] A. Annovi, M. M. Beretta, G. Calderini, F. Crescioli, L. Frontini, V. Liberali, S.R. Shojaii, and A. Stabile. Am06 : the associative memory chip for the fast tracker in the upgraded atlas detector. Journal of Instrumentation, 12(04) :C04013, 2017.
- [17] J. Colas et al. Electronics calibration board for the ATLAS liquid argon calorimeters. *Nucl. Instrum. Meth.*, A593 :269–291, 2008.
- [18] L. Royer. FATALIC : A Dedicated Front-End ASIC for the ATLAS TileCal Upgrade <https://cds.cern.ch/record/2057101>
- [19] S. Manen. Fatalic, a very-front-end Asic for the ATLAS Tile Calorimeter, <https://cds.cern.ch/record/2231539>
- [20] F. Vazeille. Performances of the Remote High Voltage Power Supply for the Phase II Upgrade of the ATLAS Tile Calorimeter, <https://cds.cern.ch/record/2057637>

- [21] F. Vazeille on behalf of the ATLAS Tile Calorimeter system. Performance of a remote High Voltage power supply for the Phase II upgrade of the ATLAS Tile Calorimeter, JINST **11** C02050, <http://stacks.iop.org/1748-0221/11/i=02/a=C02050>
- [22] 2016 NA62 Status Report to the CERN SPSC (April 2016) <http://na62.web.cern.ch/na62/Documents/SPSC-SR-183.pdf>
- [23] G. Pellegrini, et al., Technology developments and first measurements of Low Gain Avalanche Detectors (LGAD) for high energy physics applications, NIM A765 (2014) 24
- [24] RD50 collaboration, <http://rd50.web.cern.ch/RD50/>
- [25] Presentation by G. Kramberger and J. Lange at Trento workshop on Advanced Silicon Radiation Detectors, <https://indico.cern.ch/event/587631/1> In the ATLAS-HGTD, the 30 ps time resolution expected for a mip can be achieved by the combination of the time measurements of four consecutive layers after irradiation.

## A Noms des personnels engagés

Pour chaque laboratoire et à l'intérieur de chaque projet, les noms des personnels engagés sont donnés ci-dessous. Pour les physiciens, la fraction de temps passée sur le projet actuellement et la fraction prévue en moyenne pour la période 2018-2023 sont indiquées. Les responsables de projet sont indiqués en gras. Pour les IT, la somme actuelle des ETP, et le nombre d'ETP nécessaire par an pendant la période 2018-2023 sont indiquées.

### A.1 CPPM

#### LAr

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : **Georges Aad** (20%)[50%], Cristinel Diaconu (20%), Fabrice Hubaut [20%], Emmanuel Monnier (35%)[50%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 4 (0.75)[1.2]

**Doctorants** (fraction actuelle) : Robert Wolff (25%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 4 (2.7)[4.0]

#### ITk

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : **Marlon Barbero** (50%)[50%], Yann Coadou (10%)[30%], Farès Djama (20%)[60%], Arnaud Duperrin (30%)[30%], Alexandre Rozanov (20%), Laurent Vacavant (50%)[50%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 6 (1.8)[2.2]

**Post-doctorants** (fraction actuelle) : Alessandro Calandri (40%)

**Doctorants** (fraction actuelle) : Siddarth Bhat (90%), Zongde Chen (90%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 6 (4.0) [5.0]

### A.2 LAL

#### ITk

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : Lydia Fayard [20%], **Abdenour Lounis** (50%)[50%], Pierre Petroff (20%)[?], David Rousseau (20%)[20%], Reisaburo Tanaka [50%], Dimitris Varouchas (50%)[80%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 6 (1.4)[2.2]

**Doctorants** (fraction actuelle) : Dmitro Horhov (100%), Tasneem Rashid (50%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 5 (2.4)[3]

#### LAr

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : Laurent Duflot (30%)[30%], **Nicolas Morange** (30%)[30%], Laurent Serin (20%)[10%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 3 (0.8)[0.7]

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 1 (0.3)[0.6%]

#### HGTD

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : Nicolas Makovec (30%)[30%], **Laurent Serin** (70%)[80%], Dirk Zerwas(50%)[50%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 3 (1.5)[1.6]  
**Doctorants** (fraction actuelle) : Corentin Allaire (100%)  
**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 4 (1.5)[2.7]

### A.3 LAPP

#### LAr

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : **Marco Delmastro** (50%)[50%], Thibault Guillemin (20%)[30%], Tetiana Hryn'ova (20%)[30%], Narei Lorenzo-Martinez (50%)[50%], Isabelle Wingerter-Seez (10%)[30%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 5 (1.5)[1.9]

**Post-doctorants** (fraction actuelle) : Alexis Vallier (70%)

**Doctorants** (fraction actuelle) : Peter Falke (50%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 7 (4.8)[6]

#### ITk

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : Nicolas Berger (10%)[25%], Stéphane Jezequel (80%)[75%], Rémi Lafaye (70%)[40%], **Jessica Lévêque** (90%)[80%], Emmanuel Sauvan (30%)[60%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 5 (2.8)[2.8]

**Post-doctorants** (fraction actuelle) : Francesco Costanza (100%), Ben Smart (70%), Sarka Todorova (70%)

**Doctorants** (fraction actuelle) : Pierre Barroca (100%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 12 (6.4)[7.9]

### A.4 LPC

#### Tuiles

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : David Calvet [30%], **Romain Madar** (90%)[60%], François Vazeille (80%)[35%], CR potentiel à l'horizon 2019 [50%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 3 (1.7)[1.75]

**Post-doctorants** (fraction actuelle) : Stelios Angelidakis (50%), Sergey Senkin (50%)

**Doctorants** (fraction actuelle) : William Barbe (60%), Emery Nibigira (70%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 5 (3)[6-7]

### A.5 LPNHE

#### ITk

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : Marco Bomben (45%)[45%], **Giovanni Calderini** (80%)[80%], Giovanni Marchiori (10%)[40%], nouveau/nouvelle CR [90%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 3 (1.35)[2.55]

**Post-doctorants** (fraction actuelle) : M. Garci (50%)

**Doctorants** (fraction actuelle) : A.Ducourthial (80%), L.D'Eramo (20%), I.Luise (20%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 5 (2.5)[3.0]

## FTK

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : **Giovanni Calderini** (10%)[10%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 1 (0.1)[0.1]

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 1 (0.75)[0.5]

## HGTD

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : Marco Bomben (5%)[5%] , Giovanni Calderini (10%)[10%], **Didier Lacour** (50%)[60%], Bertrand Laforge (10%)[20%], Bogdan Malaescu (10%)[20%], Giovanni Marchiori (10%)[10%], Irena Nikolic (40%)[40%], Sophie Trincaz-Duvoid (40%)[40%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 8 (1.75)[2.05]

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 1 (0.2)[2.0]

## A.6 LPSC

### ITk

**Physiciens** (fraction actuelle) [fraction pour 2018-2023] : Johann Collot (5%)[10%], Fabienne Ledroit (5%)[50%], **Elisabeth Petit** (50%)[50%], Jan Stark (40%)[40%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 4 (1)[1.5]

**Post-doctorants** (fraction actuelle) : Nathan Readioff (70%)

**IT** nombre (ETP actuels) [ETP/an pour 2018-2023] : 10 (1.7)[6]

## A.7 Omega

### LAr

**IT** (fraction actuelle) [fraction pour 2018-2023] : Christophe De La Taille (10%)[10%], P. Dinaucourt (10%)[5%], **Nathalie Seguin Moreau** (30%)[25%], G. Martin Chassard (30%)[20%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 4 (0.8)[0.6]

### HGTD

**IT** (fraction actuelle) [fraction pour 2018-2023] : Christophe De La Taille (10%)[10%], P. Dinaucourt (10%)[5%], F. Dulucq [20%], **Nathalie Seguin Moreau** (50%)[40%], G. Martin Chassard (20%)[30%]

Nombre (ETP actuels) [ETP/an pour 2018-2023] : 4 (1.1)[1.05]